国内女人喷潮完整视频,免费看三片在线播放,国产人妻互换一区二区水牛影视,最新吃瓜爆料免费观看

圖1是典型平面N溝道增強(qiáng)型NMOSFET的剖面圖。它用一塊P型硅半導(dǎo)體材料作襯底,在其面上擴(kuò)散了兩個(gè)N型區(qū),再在上面覆蓋一層二氧化硅(SiO2)絕緣層,最后在N區(qū)上方用腐蝕的方法做成兩個(gè)孔,用金屬化的方法分別在絕緣層上及兩個(gè)孔內(nèi)做成三個(gè)電極:G(柵極)、S(源極)及D(漏極),如圖所示。從圖1中可以看出柵極G與漏極D及源極S是絕緣的,D與S之間有兩個(gè)PN結(jié)。一般情況下,襯底與源極在內(nèi)部連接在一起,這樣,相當(dāng)于D與S之間有一個(gè)PN結(jié)。

圖1是常見(jiàn)的N溝道增強(qiáng)型MOSFET的基本結(jié)構(gòu)圖。為了改善某些參數(shù)的特性,如提高工作電流、提高工作電壓、降低導(dǎo)通電阻、提高開(kāi)關(guān)特性等有不同的結(jié)構(gòu)及工藝,構(gòu)成所謂VMOS、DMOS、TMOS等結(jié)構(gòu)。雖然有不同的結(jié)構(gòu),但其工作原理是相同的,這里就不一一介紹了。

要使增強(qiáng)型N溝道MOSFET工作,要在G、S之間加正電壓VGS及在D、S之間加正電壓VDS,則產(chǎn)生正向工作電流ID。改變VGS的電壓可控制工作電流ID。如圖2所示。

若先不接VGS(即VGS=0),在D與S極之間加一正電壓VDS,漏極D與襯底之間的PN結(jié)處于反向,因此漏源之間不能導(dǎo)電。如果在柵極G與源極S之間加一電壓VGS。此時(shí)可以將柵極與襯底看作電容器的兩個(gè)極板,而氧化物絕緣層作為電容器的介質(zhì)。當(dāng)加上VGS時(shí),在絕緣層和柵極界面上感應(yīng)出正電荷,而在絕緣層和P型襯底界面上感應(yīng)出負(fù)電荷。這層感應(yīng)的負(fù)電荷和P型襯底中的多數(shù)載流子(空穴)的極性相反,所以稱(chēng)為"反型層",這反型層有可能將漏與源的兩N型區(qū)連接起來(lái)形成導(dǎo)電溝道。當(dāng)VGS電壓太低時(shí),感應(yīng)出來(lái)的負(fù)電荷較少,它將被P型襯底中的空穴中和,因此在這種情況時(shí),漏源之間仍然無(wú)電流ID。當(dāng)VGS增加到一定值時(shí),其感應(yīng)的負(fù)電荷把兩個(gè)分離的N區(qū)溝通形成N溝道,這個(gè)臨界電壓稱(chēng)為開(kāi)啟電壓(或稱(chēng)閾值電壓、門(mén)限電壓),用符號(hào)VT表示(一般規(guī)定在ID=10uA時(shí)的VGS作為VT)。當(dāng)VGS繼續(xù)增大,負(fù)電荷增加,導(dǎo)電溝道擴(kuò)大,電阻降低,ID也隨之增加,并且呈較好線性關(guān)系,如圖3所示。此曲線稱(chēng)為轉(zhuǎn)換特性。因此在一定范圍內(nèi)可以認(rèn)為,改變VGS來(lái)控制漏源之間的電阻,達(dá)到控制ID的作用。由于這種結(jié)構(gòu)在VGS=0時(shí),ID=0,稱(chēng)這種MOSFET為增強(qiáng)型。另一類(lèi)MOSFET,在VGS=0時(shí)也有一定的ID(稱(chēng)為IDSS),這種MOSFET稱(chēng)為耗盡型。它的結(jié)構(gòu)如圖4所示,它的轉(zhuǎn)移特性如圖5所示。VP為夾斷電壓(ID=0)。

耗盡型與增強(qiáng)型主要區(qū)別是在制造SiO2絕緣層中有大量的正離子,使在P型襯底的界面上感應(yīng)出較多的負(fù)電荷,即在兩個(gè)N型區(qū)中間的P型硅內(nèi)形成一N型硅薄層而形成一導(dǎo)電溝道,所以在VGS=0時(shí),有VDS作用時(shí)也有一定的ID(IDSS);當(dāng)VGS有電壓時(shí)(可以是正電壓或負(fù)電壓),改變感應(yīng)的負(fù)電荷數(shù)量,從而改變ID的大小。VP為ID=0時(shí)的-VGS,稱(chēng)為夾斷電壓。

概述

從名字表面的角度來(lái)看MOSFET的命名,事實(shí)上會(huì)讓人得到錯(cuò)誤的印象。因?yàn)镸OSFET里代表"metal"的第一個(gè)字母M在當(dāng)下大部分同類(lèi)的元件里是不存在的。早期MOSFET的柵極(gate electrode)使用金屬作為其材料,但隨著半導(dǎo)體技術(shù)的進(jìn)步,隨后MOSFET柵極使用多晶硅取代了金屬。在處理器中,多晶硅柵已經(jīng)不是主流技術(shù),從英特爾采用45納米線寬的P1266處理器開(kāi)始,柵極開(kāi)始重新使用金屬。

MOSFET在概念上屬于"絕緣柵極場(chǎng)效晶體管"(Insulated-Gate Field Effect Transistor,IGFET),而IGFET的柵極絕緣層有可能是其他物質(zhì)而非MOSFET使用的氧化層。有些人在提到擁有多晶硅柵極的場(chǎng)效晶體管元件時(shí)比較喜歡用IGFET,但是這些IGFET多半指的是MOSFET。

MOSFET里的氧化層位于其通道上方,依照其操作電壓的不同,這層氧化物的厚度僅有數(shù)十至數(shù)百埃(Å)不等,通常材料是二氧化硅(silicon dioxide,SiO2),不過(guò)有些新的進(jìn)階制程已經(jīng)可以使用如氮氧化硅(silicon oxynitride,SiON)做為氧化層之用。

今日半導(dǎo)體元件的材料通常以硅(silicon)為首選,但是也有些半導(dǎo)體公司發(fā)展出使用其他半導(dǎo)體材料的制程,當(dāng)中最著名的例如IBM使用硅與鍺(germanium)的混合物所發(fā)展的硅鍺制程(silicon-germanium process,SiGe process)。而可惜的是很多擁有良好電性的半導(dǎo)體材料,如砷化鎵(gallium arsenide,GaAs),因?yàn)闊o(wú)法在表面長(zhǎng)出品質(zhì)夠好的氧化層,所以無(wú)法用來(lái)制造MOSFET元件。

當(dāng)一個(gè)夠大的電位差施于MOSFET的柵極與源極(source)之間時(shí),電場(chǎng)會(huì)在氧化層下方的半導(dǎo)體表面形成感應(yīng)電荷,而這時(shí)所謂的"反型層"(inversion channel)就會(huì)形成。通道的極性與其漏極(drain)與源極相同,假設(shè)漏極和源極是N型,那么通道也會(huì)是N型。通道形成后,MOSFET即可讓電流通過(guò),而依據(jù)施于柵極的電壓值不同,可由MOSFET的通道流過(guò)的電流大小亦會(huì)受其控制而改變。

電路符號(hào)

常用于MOSFET的電路符號(hào)有很多種變化,最常見(jiàn)的設(shè)計(jì)是以一條直線代表通道,兩條和通道垂直的線代表源極與漏極,左方和通道平行而且較短的線代表柵極,如下圖所示。有時(shí)也會(huì)將代表通道的直線以破折線代替,以區(qū)分增強(qiáng)型MOSFET(enhancement mode MOSFET)或是耗盡型MOSFET(depletion mode MOSFET)另外又分為NMOSFET和PMOSFET兩種類(lèi)型,電路符號(hào)如圖所示(箭頭的方向不同)。

由于集成電路芯片上的MOSFET為四端元件,所以除了柵極、源極、漏極外,尚有一基極(Bulk或是Body)。MOSFET電路符號(hào)中,從通道往右延伸的箭號(hào)方向則可表示此元件為N型或是P型的MOSFET。箭頭方向永遠(yuǎn)從P端指向N端,所以箭頭從通道指向基極端的為P型的MOSFET,或簡(jiǎn)稱(chēng)PMOS(代表此元件的通道為P型);反之若箭頭從基極指向通道,則代表基極為P型,而通道為N型,此元件為N型的MOSFET,簡(jiǎn)稱(chēng)NMOS。在一般分布式MOSFET元件(discrete device)中,通常把基極和源極接在一起,故分布式MOSFET通常為三端元件。而在集成電路中的MOSFET通常因?yàn)槭褂猛�一個(gè)基極(common bulk),所以不標(biāo)示出基極的極性,而在PMOS的柵極端多加一個(gè)圓圈以示區(qū)別(這是國(guó)外符號(hào),國(guó)標(biāo)符號(hào)見(jiàn)圖)。

這樣,MOSFET就有了4鐘類(lèi)型:P溝道增強(qiáng)型,P溝道耗盡型,N溝道增強(qiáng)型,N溝道耗盡型,它們的電路符號(hào)和應(yīng)用特性曲線如下圖所示。

操作原理

MOSFET的核心:金屬-氧化層-半導(dǎo)體電容

金屬-氧化層-半導(dǎo)體結(jié)構(gòu)MOSFET在結(jié)構(gòu)上以一個(gè)金屬-氧化層-半導(dǎo)體的電容為核心(如前所述,今日的MOSFET多半以多晶硅取代金屬作為其柵極材料),氧化層的材料多半是二氧化硅,其下是作為基極的硅,而其上則是作為柵極的多晶硅。這樣子的結(jié)構(gòu)正好等于一個(gè)電容器(caPACitor),氧化層扮演電容器中介電質(zhì)(dielectric material)的角色,而電容值由氧化層的厚度與二氧化硅的介電常數(shù)(dielectric constant)來(lái)決定。柵極多晶硅與基極的硅則成為MOS電容的兩個(gè)端點(diǎn)。

當(dāng)一個(gè)電壓施加在MOS電容的兩端時(shí),半導(dǎo)體的電荷分布也會(huì)跟著改變。考慮一個(gè)P型的半導(dǎo)體(空穴濃度為NA)形成的MOS電容,當(dāng)一個(gè)正的電壓VGB施加在柵極與基極端(如圖)時(shí),空穴的濃度會(huì)減少,電子的濃度會(huì)增加。當(dāng)VGB夠強(qiáng)時(shí),接近柵極端的電子濃度會(huì)超過(guò)空穴。這個(gè)在P型半導(dǎo)體中,電子濃度(帶負(fù)電荷)超過(guò)空穴(帶正電荷)濃度的區(qū)域,便是所謂的反轉(zhuǎn)層(inversion layer)。

MOS電容的特性決定了MOSFET的操作特性,但是一個(gè)完整的MOSFET結(jié)構(gòu)還需要一個(gè)提供多數(shù)載流子(majority carrier)的源極以及接受這些多數(shù)載流子的漏極。

結(jié)構(gòu)

一個(gè)NMOS晶體管的立體截面圖左圖是一個(gè)N型 MOSFET(以下簡(jiǎn)稱(chēng)NMOS)的截面圖。如前所述,MOSFET的核心是位于中央的MOS電容,而左右兩側(cè)則是它的源極與漏極。源極與漏極的特性必須同為N型(即NMOS)或是同為P型(即PMOS)。右圖NMOS的源極與漏極上標(biāo)示的"N+"代表著兩個(gè)意義:⑴N代表?yè)诫s(doped)在源極與漏極區(qū)域的雜質(zhì)極性為N;⑵"+"代表這個(gè)區(qū)域?yàn)楦邠诫s濃度區(qū)域(heavily doped region),也就是此區(qū)的電子濃度遠(yuǎn)高于其他區(qū)域。在源極與漏極之間被一個(gè)極性相反的區(qū)域隔開(kāi),也就是所謂的基極(或稱(chēng)基體)區(qū)域。如果是NMOS,那么其基體區(qū)的摻雜就是P型。反之對(duì)PMOS而言,基體應(yīng)該是N型,而源極與漏極則為P型(而且是重(讀作zhong)摻雜的P+)�；�體的摻雜濃度不需要如源極或漏極那么高,故在右圖中沒(méi)有"+"。

對(duì)這個(gè)NMOS而言,真正用來(lái)作為通道、讓載流子通過(guò)的只有MOS電容正下方半導(dǎo)體的表面區(qū)域。當(dāng)一個(gè)正電壓施加在柵極上,帶負(fù)電的電子就會(huì)被吸引至表面,形成通道,讓N型半導(dǎo)體的多數(shù)載流子-電子可以從源極流向漏極。如果這個(gè)電壓被移除,或是放上一個(gè)負(fù)電壓,那么通道就無(wú)法形成,載流子也無(wú)法在源極與漏極之間流動(dòng)。

假設(shè)操作的對(duì)象換成PMOS,那么源極與漏極為P型、基體則是N型。在PMOS的柵極上施加負(fù)電壓,則半導(dǎo)體上的空穴會(huì)被吸引到表面形成通道,半導(dǎo)體的多數(shù)載流子-空穴則可以從源極流向漏極。假設(shè)這個(gè)負(fù)電壓被移除,或是加上正電壓,那么通道無(wú)法形成,一樣無(wú)法讓載流子在源極和漏極間流動(dòng)。

特別要說(shuō)明的是,源極在MOSFET里的意思是"提供多數(shù)載流子的來(lái)源"。對(duì)NMOS而言,多數(shù)載流子是電子;對(duì)PMOS而言,多數(shù)載流子是空穴。相對(duì)的,漏極就是接受多數(shù)載流子的端點(diǎn)。

場(chǎng)效應(yīng)管的參數(shù)很多,包括直流參數(shù)、交流參數(shù)和極限參數(shù),但一般使用時(shí)關(guān)注以下主要參數(shù):

1、IDSS-飽和漏源電流。是指結(jié)型或耗盡型絕緣柵場(chǎng)效應(yīng)管中,柵極電壓UGS=0時(shí)的漏源電流。

2、UP-夾斷電壓。是指結(jié)型或耗盡型絕緣柵場(chǎng)效應(yīng)管中,使漏源間剛截止時(shí)的柵極電壓。

3、UT-開(kāi)啟電壓。是指增強(qiáng)型絕緣柵場(chǎng)效管中,使漏源間剛導(dǎo)通時(shí)的柵極電壓。

4、gM-跨導(dǎo)。是表示柵源電壓UGS-對(duì)漏極電流ID的控制能力,即漏極電流ID變化量與柵源電壓UGS變化量的比值。gM是衡量場(chǎng)效應(yīng)管放大能力的重要參數(shù)。

5、BUDS-漏源擊穿電壓。是指柵源電壓UGS一定時(shí),場(chǎng)效應(yīng)管正常工作所能承受的最大漏源電壓。這是一項(xiàng)極限參數(shù),加在場(chǎng)效應(yīng)管上的工作電壓必須小于BUDS。

6、PDSM-最大耗散功率。也是一項(xiàng)極限參數(shù),是指場(chǎng)效應(yīng)管性能不變壞時(shí)所允許的最大漏源耗散功率。使用時(shí),場(chǎng)效應(yīng)管實(shí)際功耗應(yīng)小于PDSM并留有一定余量。

7、IDSM-最大漏源電流。是一項(xiàng)極限參數(shù),是指場(chǎng)效應(yīng)管正常工作時(shí),漏源間所允許通過(guò)的最大電流。場(chǎng)效應(yīng)管的工作電流不應(yīng)超過(guò)IDSM 。

中國(guó)命名法

有兩種命名方法。

場(chǎng)效應(yīng)管通常有下列兩種命名方法。

第一種命名方法是使用"中國(guó)半導(dǎo)體器件型號(hào)命名法"的第3、第4和第5部分來(lái)命名,其中的第3部分用字母CS表示場(chǎng)效應(yīng)管,第4部分用阿拉伯?dāng)?shù)字表示器件序號(hào),第5部分用漢語(yǔ)拼音字母表示規(guī)格號(hào)。例如CS2B、CS14A、CS45G等。

第二種命名方法與雙極型三極管相同,第一位用數(shù)字代表電極數(shù);第二位用字母代表極性(其中D是N溝道,C是P溝道);第三位用字母代表類(lèi)型(其中J代表結(jié)型場(chǎng)效應(yīng)管,O代表絕緣柵場(chǎng)效應(yīng)管)。例如,3DJ6D是N溝道結(jié)型場(chǎng)效應(yīng)三極管,3D06C是N溝道絕緣柵型場(chǎng)效應(yīng)三極管。

日本命名法

日本生產(chǎn)的半導(dǎo)體分立器件,由五至七部分組成。通常只用到前五個(gè)部分,其各部分的符號(hào)意義如下:

第一部分:用數(shù)字表示器件有效電極數(shù)目或類(lèi)型。0-光電(即光敏)二極管三極管及上述器件的組合管、1-二極管、2三極或具有兩個(gè)pn結(jié)的其他器件、3-具有四個(gè)有效電極或具有三個(gè)pn結(jié)的其他器件、┄┄依此類(lèi)推。

第二部分:日本電子工業(yè)協(xié)會(huì)JEIA注冊(cè)標(biāo)志。S-表示已在日本電子工業(yè)協(xié)會(huì)JEIA注冊(cè)登記的半導(dǎo)體分立器件。

第三部分:用字母表示器件使用材料極性和類(lèi)型。A-PNP型高頻管、B-PNP型低頻管、C-NPN型高頻管、D-NPN型低頻管、F-P控制極可控硅、G-N控制極可控硅、H-N基極單結(jié)晶體管、J-P溝道場(chǎng)效應(yīng)管、K-N溝道場(chǎng)效應(yīng)管、M-雙向可控硅。

第四部分:用數(shù)字表示在日本電子工業(yè)協(xié)會(huì)JEIA登記的順序號(hào)。兩位以上的整數(shù)-從"11"開(kāi)始,表示在日本電子工業(yè)協(xié)會(huì)JEIA登記的順序號(hào);不同公司的性能相同的器件可以使用同一順序號(hào);數(shù)字越大,越是近期產(chǎn)品。

第五部分:用字母表示同一型號(hào)的改進(jìn)型產(chǎn)品標(biāo)志。A、B、C、D、E、F表示這一器件是原型號(hào)產(chǎn)品的改進(jìn)產(chǎn)品。

如2SK134為N溝道MOSFET,2SJ49為P溝道MOSFET。

1、場(chǎng)效應(yīng)晶體管是電壓控制元件,而雙極結(jié)型晶體管是電流控制元件。在只允許從取較少電流的情況下,應(yīng)選用場(chǎng)效應(yīng)管;而在信號(hào)電壓較低,又允許從信號(hào)源取較多電流的條件下,應(yīng)選用雙極晶體管。

2、有些場(chǎng)效應(yīng)管的源極和漏極可以互換使用,柵壓也可正可負(fù),靈活性比雙極晶體管好。

3、場(chǎng)效應(yīng)管是利用多數(shù)載流子導(dǎo)電,所以稱(chēng)之為單極型器件,而雙極結(jié)型晶體管是即有多數(shù)載流子,也利用少數(shù)載流子導(dǎo)電。因此被稱(chēng)之為雙極型器件。

4、場(chǎng)效應(yīng)管能在很小電流和很低電壓的條件下工作,而且它的制造工藝可以很方便地把很多場(chǎng)效應(yīng)管集成在一塊硅片上,因此場(chǎng)效應(yīng)管在大規(guī)模集成電路中得到了廣泛的應(yīng)用。

MOSFET在1960年由貝爾實(shí)驗(yàn)室(Bell Lab.)的D. Kahng和 Martin Atalla首次實(shí)作成功,這種元件的操作原理和1947年蕭克萊(William Shockley)等人發(fā)明的雙載流子結(jié)型晶體管(Bipolar Junction Transistor,BJT)截然不同,且因?yàn)橹圃斐杀镜土�與使用面積較小、高整合度的優(yōu)勢(shì),在大型集成電路(Large-Scale Integrated Circuits,LSI)或是超大型集成電路(Very Large-Scale Integrated Circuits,VLSI)的領(lǐng)域里,重要性遠(yuǎn)超過(guò)BJT。

由于MOSFET元件的性能逐漸提升,除了傳統(tǒng)上應(yīng)用于諸如微處理器、微控制器等數(shù)位信號(hào)處理的場(chǎng)合上,也有越來(lái)越多模擬信號(hào)處理的集成電路可以用MOSFET來(lái)實(shí)現(xiàn),以下分別介紹這些應(yīng)用。

數(shù)字電路

數(shù)字科技的進(jìn)步,如微處理器運(yùn)算效能不斷提升,帶給深入研發(fā)新一代MOSFET更多的動(dòng)力,這也使得MOSFET本身的操作速度越來(lái)越快,幾乎成為各種半導(dǎo)體主動(dòng)元件中最快的一種。MOSFET在數(shù)字信號(hào)處理上最主要的成功來(lái)自CMOS邏輯電路的發(fā)明,這種結(jié)構(gòu)最大的好處是理論上不會(huì)有靜態(tài)的功率損耗,只有在邏輯門(mén)(logic gate)的切換動(dòng)作時(shí)才有電流通過(guò)。CMOS邏輯門(mén)最基本的成員是CMOS反相器(inverter),而所有CMOS邏輯門(mén)的基本操作都如同反相器一樣,在邏輯轉(zhuǎn)換的瞬間同一時(shí)間內(nèi)必定只有一種晶體管(NMOS或是PMOS)處在導(dǎo)通的狀態(tài)下,另一種必定是截止?fàn)顟B(tài),這使得從電源端到接地端不會(huì)有直接導(dǎo)通的路徑,大量節(jié)省了電流或功率的消耗,也降低了集成電路的發(fā)熱量。

MOSFET在數(shù)字電路上應(yīng)用的另外一大優(yōu)勢(shì)是對(duì)直流(DC)信號(hào)而言,MOSFET的柵極端阻抗為無(wú)限大(等效于開(kāi)路),也就是理論上不會(huì)有電流從MOSFET的柵極端流向電路里的接地點(diǎn),而是完全由電壓控制柵極的形式。這讓MOSFET和他們最主要的競(jìng)爭(zhēng)對(duì)手BJT相較之下更為省電,而且也更易于驅(qū)動(dòng)。在CMOS邏輯電路里,除了負(fù)責(zé)驅(qū)動(dòng)芯片外負(fù)載(off-chip load)的驅(qū)動(dòng)器(driver)外,每一級(jí)的邏輯門(mén)都只要面對(duì)同樣是MOSFET的柵極,如此一來(lái)較不需考慮邏輯門(mén)本身的驅(qū)動(dòng)力。相較之下,BJT的邏輯電路(例如最常見(jiàn)的TTL)就沒(méi)有這些優(yōu)勢(shì)。MOSFET的柵極輸入電阻無(wú)限大對(duì)于電路設(shè)計(jì)工程師而言亦有其他優(yōu)點(diǎn),例如較不需考慮邏輯門(mén)輸出端的負(fù)載效應(yīng)(loading effect)。

模擬電路

有一段時(shí)間,MOSFET并非模擬電路設(shè)計(jì)工程師的首選,因?yàn)槟�擬電路設(shè)計(jì)重視的性能參數(shù),如晶體管的轉(zhuǎn)導(dǎo)(transconductance)或是電流的驅(qū)動(dòng)力上,MOSFET不如BJT來(lái)得適合模擬電路的需求。但是隨著MOSFET技術(shù)的不斷演進(jìn),今日的CMOS技術(shù)也已經(jīng)可以符合很多模擬電路的規(guī)格需求。再加上MOSFET因?yàn)榻Y(jié)構(gòu)的關(guān)系,沒(méi)有BJT的一些致命缺點(diǎn),如熱破壞(thermal runaway)。另外,MOSFET在線性區(qū)的壓控電阻特性亦可在集成電路里用來(lái)取代傳統(tǒng)的多晶硅電阻(poly resistor),或是MOS電容本身可以用來(lái)取代常用的多晶硅-絕緣體-多晶硅電容(PIP capacitor),甚至在適當(dāng)?shù)碾娐房刂葡驴梢员憩F(xiàn)出電感(inductor)的特性,這些好處都是BJT很難提供的。也就是說(shuō),MOSFET除了扮演原本晶體管的角色外,也可以用來(lái)作為模擬電路中大量使用的被動(dòng)元件(passive device)。這樣的優(yōu)點(diǎn)讓采用MOSFET實(shí)現(xiàn)模擬電路不但可以滿足規(guī)格上的需求,還可以有效縮小芯片的面積,降低生產(chǎn)成本。

隨著半導(dǎo)體制造技術(shù)的進(jìn)步,對(duì)于整合更多功能至單一芯片的需求也跟著大幅提升,此時(shí)用MOSFET設(shè)計(jì)模擬電路的另外一個(gè)優(yōu)點(diǎn)也隨之浮現(xiàn)。為了減少在印刷電路板(Printed Circuit Board,PCB)上使用的集成電路數(shù)量、減少封裝成本與縮小系統(tǒng)的體積,很多原本獨(dú)立的類(lèi)比芯片與數(shù)位芯片被整合至同一個(gè)芯片內(nèi)。MOSFET原本在數(shù)位集成電路上就有很大的競(jìng)爭(zhēng)優(yōu)勢(shì),在類(lèi)比集成電路上也大量采用MOSFET之后,把這兩種不同功能的電路整合起來(lái)的困難度也顯著的下降。另外像是某些混合信號(hào)電路(Mixed-signal circuits),如類(lèi)比/數(shù)位轉(zhuǎn)換器(Analog-to-Digital Converter,ADC),也得以利用MOSFET技術(shù)設(shè)計(jì)出效能更好的產(chǎn)品。

還有一種整合MOSFET與BJT各自優(yōu)點(diǎn)的制程技術(shù):BiCMOS(Bipolar-CMOS)也越來(lái)越受歡迎。BJT元件在驅(qū)動(dòng)大電流的能力上仍然比一般的CMOS優(yōu)異,在可靠度方面也有一些優(yōu)勢(shì),例如不容易被"靜電放電"(ESD)破壞。所以很多同時(shí)需要復(fù)噪聲號(hào)處理以及強(qiáng)大電流驅(qū)動(dòng)能力的集成電路產(chǎn)品會(huì)使用BiCMOS技術(shù)來(lái)制作。

過(guò)去數(shù)十年來(lái),MOSFET的尺寸不斷地變小。早期的集成電路MOSFET制程里,通道長(zhǎng)度約在幾個(gè)微米(micrometer)的等級(jí)。但是到了今日的集成電路制程,這個(gè)參數(shù)已經(jīng)縮小了幾十倍甚至超過(guò)一百倍。2006年初,Intel開(kāi)始以65納米(nanometer)的技術(shù)來(lái)制造新一代的微處理器,實(shí)際的元件通道長(zhǎng)度可能比這個(gè)數(shù)字還小一些。至90年代末,MOSFET尺寸不斷縮小,讓集成電路的效能大大提升,而從歷史的角度來(lái)看,這些技術(shù)上的突破和半導(dǎo)體制程的進(jìn)步有著密不可分的關(guān)系。

為何要把MOSFET的尺寸縮小

基于以下幾個(gè)理由,我們希望MOSFET的尺寸能越小越好。第一,越小的MOSFET象征其通道長(zhǎng)度減少,讓通道的等效電阻也減少,可以讓更多電流通過(guò)。雖然通道寬度也可能跟著變小而讓通道等效電阻變大,但是如果能降低單位電阻的大小,那么這個(gè)問(wèn)題就可以解決。其次,MOSFET的尺寸變小意味著柵極面積減少,如此可以降低等效的柵極電容。此外,越小的柵極通常會(huì)有更薄的柵極氧化層,這可以讓前面提到的通道單位電阻值降低。不過(guò)這樣的改變同時(shí)會(huì)讓柵極電容反而變得較大,但是和減少的通道電阻相比,獲得的好處仍然多過(guò)壞處,而MOSFET在尺寸縮小后的切換速度也會(huì)因?yàn)樯厦鎯蓚�(gè)因素加總而變快。第三個(gè)理由是MOSFET的面積越小,制造芯片的成本就可以降低,在同樣的封裝里可以裝下更高密度的芯片。一片集成電路制程使用的晶圓尺寸是固定的,所以如果芯片面積越小,同樣大小的晶圓就可以產(chǎn)出更多的芯片,于是成本就變得更低了。

雖然MOSFET尺寸縮小可以帶來(lái)很多好處,但同時(shí)也有很多負(fù)面效應(yīng)伴隨而來(lái)。

MOSFET的尺寸縮小后出現(xiàn)的困難

把MOSFET的尺寸縮小到一微米以下對(duì)于半導(dǎo)體制程而言是個(gè)挑戰(zhàn),不過(guò)新挑戰(zhàn)多半來(lái)自尺寸越來(lái)越小的MOSFET元件所帶來(lái)過(guò)去不曾出現(xiàn)的物理效應(yīng)。

次臨限傳導(dǎo)

由于MOSFET柵極氧化層的厚度也不斷減少,所以柵極電壓的上限也隨之變少,以免過(guò)大的電壓造成柵極氧化層崩潰(breakdown)。為了維持同樣的性能,MOSFET的臨界電壓也必須降低,但是這也造成了MOSFET越來(lái)越難以完全關(guān)閉。也就是說(shuō),足以造成MOSFET通道區(qū)發(fā)生弱反轉(zhuǎn)的柵極電壓會(huì)比從前更低,于是所謂的次臨限電流(subthreshold current)造成的問(wèn)題會(huì)比過(guò)去更嚴(yán)重,特別是今日的集成電路芯片所含有的晶體管數(shù)量劇增,在某些VLSI的芯片,次臨限傳導(dǎo)造成的功率消耗竟然占了總功率消耗的一半以上。

不過(guò)反過(guò)來(lái)說(shuō),也有些電路設(shè)計(jì)會(huì)因?yàn)镸OSFET的次臨限傳導(dǎo)得到好處,例如需要較高的轉(zhuǎn)導(dǎo)/電流轉(zhuǎn)換比(transconductance-to-current ratio)的電路里,利用次臨限傳導(dǎo)的MOSFET來(lái)達(dá)成目的的設(shè)計(jì)也頗為常見(jiàn)。

芯片內(nèi)部連接導(dǎo)線的寄生電容效應(yīng)

傳統(tǒng)上,CMOS邏輯門(mén)的切換速度與其元件的柵極電容有關(guān)。但是當(dāng)柵極電容隨著MOSFET尺寸變小而減少,同樣大小的芯片上可容納更多晶體管時(shí),連接這些晶體管的金屬導(dǎo)線間產(chǎn)生的寄生電容效應(yīng)就開(kāi)始主宰邏輯門(mén)的切換速度。如何減少這些寄生電容,成了芯片效率能否向上突破的關(guān)鍵之一。

芯片發(fā)熱量增加

當(dāng)芯片上的晶體管數(shù)量大幅增加后,有一個(gè)無(wú)法避免的問(wèn)題也跟著發(fā)生了,那就是芯片的發(fā)熱量也大幅增加。一般的集成電路元件在高溫下操作可能會(huì)導(dǎo)致切換速度受到影響,或是導(dǎo)致可靠度與壽命的問(wèn)題。在一些發(fā)熱量非常高的集成電路芯片如微處理器,需要使用外加的散熱系統(tǒng)來(lái)緩和這個(gè)問(wèn)題。

在功率晶體管(Power MOSFET)的領(lǐng)域里,通道電阻常常會(huì)因?yàn)闇囟壬�高而跟著增�?這樣也使得在元件中pn-接面(pn-junction)導(dǎo)致的功率損耗增加。假設(shè)外置的散熱系統(tǒng)無(wú)法讓功率晶體管的溫度保持在夠低的水平,很有可能讓這些功率晶體管遭到熱破壞(thermal runaway)的命運(yùn)。

柵極氧化層漏電流增加

柵極氧化層隨著MOSFET尺寸變小而越來(lái)越薄,主流的半導(dǎo)體制程中,甚至已經(jīng)做出厚度僅有1.2納米的柵極氧化層,大約等于5個(gè)原子疊在一起的厚度而已。在這種尺度下,所有的物理現(xiàn)象都在量子力學(xué)所規(guī)范的世界內(nèi),例如電子的穿隧效應(yīng)(tunneling effect)。因?yàn)榇┧硇��?yīng),有些電子有機(jī)會(huì)越過(guò)氧化層所形成的位能障壁(potential barrier)而產(chǎn)生漏電流,這也是今日集成電路芯片功耗的來(lái)源之一。

為了解決這個(gè)問(wèn)題,有一些介電常數(shù)比二氧化硅更高的物質(zhì)被用在柵極氧化層中。例如鉿(Hafnium)和鋯(Zirconium)的金屬氧化物(二氧化鉿、二氧化鋯)等高介電常數(shù)的物質(zhì)均能有效降低柵極漏電流。柵極氧化層的介電常數(shù)增加后,柵極的厚度便能增加而維持一樣的電容大小。而較厚的柵極氧化層又可以降低電子透過(guò)穿隧效應(yīng)穿過(guò)氧化層的機(jī)率,進(jìn)而降低漏電流。不過(guò)利用新材料制作的柵極氧化層也必須考慮其位能障壁的高度,因?yàn)檫@些新材料的傳導(dǎo)帶(conduction band)和價(jià)帶(valence band)和半導(dǎo)體的傳導(dǎo)帶與價(jià)帶的差距比二氧化硅小(二氧化硅的傳導(dǎo)帶和硅之間的高度差約為8ev),所以仍然有可能導(dǎo)致柵極漏電流出現(xiàn)。

制程變異更難掌控

現(xiàn)代的半導(dǎo)體制程工序復(fù)雜而繁多,任何一道制程都有可能造成集成電路芯片上的元件產(chǎn)生些微變異。當(dāng)MOSFET等元件越做越小,這些變異所占的比例就可能大幅提升,進(jìn)而影響電路設(shè)計(jì)者所預(yù)期的效能,這樣的變異讓電路設(shè)計(jì)者的工作變得更為困難。

理論上MOSFET的柵極應(yīng)該盡可能選擇電性良好的導(dǎo)體,多晶硅在經(jīng)過(guò)重(讀作zhong)摻雜之后的導(dǎo)電性可以用在MOSFET的柵極上,但是并非完美的選擇。MOSFET使用多晶硅作為的理由如下:

1、MOSFET的臨界電壓(threshold voltage)主要由柵極與通道材料的功函數(shù)(work function)之間的差異來(lái)決定,而因?yàn)槎嗑Ч璞举|(zhì)上是半導(dǎo)體,所以可以藉由摻雜不同極性的雜質(zhì)來(lái)改變其功函數(shù)。更重要的是,因?yàn)槎嗑Ч韬偷紫伦鳛橥ǖ赖墓柚�間能隙(bandgap)相同,因此在降低PMOS或是NMOS的臨界電壓時(shí)可以藉由直接調(diào)整多晶硅的功函數(shù)來(lái)達(dá)成需求。反過(guò)來(lái)說(shuō),金屬材料的功函數(shù)并不像半導(dǎo)體那么易于改變,如此一來(lái)要降低MOSFET的臨界電壓就變得比較困難。而且如果想要同時(shí)降低PMOS和NMOS的臨界電壓,將需要兩種不同的金屬分別做其柵極材料,對(duì)于制程又是一個(gè)很大的變量。

2、硅-二氧化硅接面經(jīng)過(guò)多年的研究,已經(jīng)證實(shí)這兩種材料之間的缺陷(defect)是相對(duì)而言比較少的。反之,金屬-絕緣體接面的缺陷多,容易在兩者之間形成很多表面能階,大為影響元件的特性。

3、多晶硅的融點(diǎn)比大多數(shù)的金屬高,而在現(xiàn)代的半導(dǎo)體制程中習(xí)慣在高溫下沉積柵極材料以增進(jìn)元件效能。金屬的融點(diǎn)低,將會(huì)影響制程所能使用的溫度上限。

不過(guò)多晶硅雖然在過(guò)去二十年是制造MOSFET柵極的標(biāo)準(zhǔn),但也有若干缺點(diǎn)使得未來(lái)仍然有部份MOSFET可能使用金屬柵極,這些缺點(diǎn)如下:

1、多晶硅導(dǎo)電性不如金屬,限制了信號(hào)傳遞的速度。雖然可以利用摻雜的方式改善其導(dǎo)電性,但成效仍然有限。有些融點(diǎn)比較高的金屬材料如:鎢(Tungsten)、鈦(Titanium)、鈷(Cobalt)或是鎳(Nickel)被用來(lái)和多晶硅制成合金。這類(lèi)混合材料通常稱(chēng)為金屬硅化物(silicide)。加上了金屬硅化物的多晶硅柵極有著比較好的導(dǎo)電特性,而且又能夠耐受高溫制程。此外因?yàn)榻饘俟杌�物的位置是在柵極表面,離通道區(qū)較遠(yuǎn),所以也不會(huì)對(duì)MOSFET的臨界電壓造成太大影響。

在柵極、源極與漏極都鍍上金屬硅化物的制程稱(chēng)為"自我對(duì)準(zhǔn)金屬硅化物制程"(Self-Aligned Silicide),通常簡(jiǎn)稱(chēng)salicide制程。

2、當(dāng)MOSFET的尺寸縮的非常小、柵極氧化層也變得非常薄時(shí),例如編輯此文時(shí)最新制程可以把氧化層縮到一納米左右的厚度,一種過(guò)去沒(méi)有發(fā)現(xiàn)的現(xiàn)象也隨之產(chǎn)生,這種現(xiàn)象稱(chēng)為"多晶硅耗盡"。當(dāng)MOSFET的反轉(zhuǎn)層形成時(shí),有多晶硅耗盡現(xiàn)象的MOSFET柵極多晶硅靠近氧化層處,會(huì)出現(xiàn)一個(gè)耗盡層(depletion layer),影響MOSFET導(dǎo)通的特性。要解決這種問(wèn)題,金屬柵極是最好的方案�？尚械牟牧习�括鉭(Tantalum)、鎢、氮化鉭(Tantalum Nitride),或是氮化鈦(Titalium Nitride)。這些金屬柵極通常和高介電常數(shù)物質(zhì)形成的氧化層一起構(gòu)成MOS電容。另外一種解決方案是將多晶硅完全的合金化,稱(chēng)為FUSI(FUlly-SIlicide polysilicon gate)制程。

雙柵極MOSFET

雙柵極(dual-gate)MOSFET通常用在射頻(Radio Frequency,RF)集成電路中,這種MOSFET的兩個(gè)柵極都可以控制電流大小。在射頻電路的應(yīng)用上,雙柵極MOSFET的第二個(gè)柵極大多數(shù)用來(lái)做增益、混頻器或是頻率轉(zhuǎn)換的控制。

耗盡型MOSFET

一般而言,耗盡型(depletion mode)MOSFET比前述的增強(qiáng)型(enhancement mode)MOSFET少見(jiàn)。耗盡型MOSFET在制造過(guò)程中改變摻雜到通道的雜質(zhì)濃度,使得這種MOSFET的柵極就算沒(méi)有加電壓,通道仍然存在。如果想要關(guān)閉通道,則必須在柵極施加負(fù)電壓。耗盡型MOSFET最大的應(yīng)用是在"常閉型"(normally-off)的開(kāi)關(guān),而相對(duì)的,加強(qiáng)式MOSFET則用在"常開(kāi)型"(normally-on)的開(kāi)關(guān)上。

NMOS邏輯

同樣驅(qū)動(dòng)能力的NMOS通常比PMOS所占用的面積小,因此如果只在邏輯門(mén)的設(shè)計(jì)上使用NMOS的話也能縮小芯片面積。不過(guò)NMOS邏輯雖然占的面積小,卻無(wú)法像CMOS邏輯一樣做到不消耗靜態(tài)功率,因此在1980年代中期后已經(jīng)漸漸退出市場(chǎng)。

功率MOSFET

功率晶體管單元的截面圖。通常一個(gè)市售的功率晶體管都包含了數(shù)千個(gè)這樣的單元。主條目:功率晶體管功率MOSFET和前述的MOSFET元件在結(jié)構(gòu)上就有著顯著的差異。一般集成電路里的MOSFET都是平面式(planar)的結(jié)構(gòu),晶體管內(nèi)的各端點(diǎn)都離芯片表面只有幾個(gè)微米的距離。而所有的功率元件都是垂直式(vertical)的結(jié)構(gòu),讓元件可以同時(shí)承受高電壓與高電流的工作環(huán)境。一個(gè)功率MOSFET能耐受的電壓是雜質(zhì)摻雜濃度與N型磊晶層(epitaxial layer)厚度的函數(shù),而能通過(guò)的電流則和元件的通道寬度有關(guān),通道越寬則能容納越多電流。對(duì)于一個(gè)平面結(jié)構(gòu)的MOSFET而言,能承受的電流以及崩潰電壓的多寡都和其通道的長(zhǎng)寬大小有關(guān)。對(duì)垂直結(jié)構(gòu)的MOSFET來(lái)說(shuō),元件的面積和其能容納的電流成大約成正比,磊晶層厚度則和其崩潰電壓成正比。

功率MOSFET的工作原理

截止:漏源極間加正電源,柵源極間電壓為零。P基區(qū)與N漂移區(qū)之間形成的PN結(jié)J1反偏,漏源極之間無(wú)電流流過(guò)。

導(dǎo)電:在柵源極間加正電壓UGS,柵極是絕緣的,所以不會(huì)有柵極電流流過(guò)。但柵極的正電壓會(huì)將其下面P區(qū)中的空穴推開(kāi),而將P區(qū)中的少子-電子吸引到柵極下面的P區(qū)表面

當(dāng)UGS大于UT(開(kāi)啟電壓或閾值電壓)時(shí),柵極下P區(qū)表面的電子濃度將超過(guò)空穴濃度,使P型半導(dǎo)體反型成N型而成為反型層,該反型層形成N溝道而使PN結(jié)J1消失,漏極和源極導(dǎo)電。

值得一提的是采用平面式結(jié)構(gòu)的功率MOSFET也并非不存在,這類(lèi)元件主要用在高級(jí)的音響放大器中。平面式的功率MOSFET在飽和區(qū)的特性比垂直結(jié)構(gòu)的MOSFET更好。垂直式功率MOSFET則取其導(dǎo)通電阻(turn-on resistance)非常小的優(yōu)點(diǎn),多半用來(lái)做開(kāi)關(guān)切換之用。

DMOS

DMOS是雙重?cái)U(kuò)散MOSFET(double-Diffused MOSFET)的縮寫(xiě),它主要用于高壓,屬于高壓MOS管范疇。

以MOSFET實(shí)現(xiàn)模擬開(kāi)關(guān)

MOSFET在導(dǎo)通時(shí)的通道電阻低,而截止時(shí)的電阻近乎無(wú)限大,所以適合作為模擬信號(hào)的開(kāi)關(guān)(信號(hào)的能量不會(huì)因?yàn)殚_(kāi)關(guān)的電阻而損失太多)。MOSFET作為開(kāi)關(guān)時(shí),其源極與漏極的分別和其他的應(yīng)用是不太相同的,因?yàn)樾盘?hào)可以從MOSFET柵極以外的任一端進(jìn)出。對(duì)NMOS開(kāi)關(guān)而言,電壓最負(fù)的一端就是源極,PMOS則正好相反,電壓最正的一端是源極。MOSFET開(kāi)關(guān)能傳輸?shù)男盘?hào)會(huì)受到其柵極-源極、柵極-漏極,以及漏極到源極的電壓限制,如果超過(guò)了電壓的上限可能會(huì)導(dǎo)致MOSFET燒毀。

MOSFET開(kāi)關(guān)的應(yīng)用范圍很廣,舉凡需要用到取樣持有電路(sample-and-hold circuits)或是截波電路(chopper circuits)的設(shè)計(jì),例如類(lèi)比數(shù)位轉(zhuǎn)換器(A/D converter)或是切換電容濾波器(switch-capacitor filter)上都可以見(jiàn)到MOSFET開(kāi)關(guān)的蹤影。

單一MOSFET開(kāi)關(guān)

當(dāng)NMOS用來(lái)做開(kāi)關(guān)時(shí),其基極接地,柵極為控制開(kāi)關(guān)的端點(diǎn)。當(dāng)柵極電壓減去源極電壓超過(guò)其導(dǎo)通的臨界電壓時(shí),此開(kāi)關(guān)的狀態(tài)為導(dǎo)通。柵極電壓繼續(xù)升高,則NMOS能通過(guò)的電流就更大。NMOS做開(kāi)關(guān)時(shí)操作在線性區(qū),因?yàn)樵礃O與漏極的電壓在開(kāi)關(guān)為導(dǎo)通時(shí)會(huì)趨向一致。

PMOS做開(kāi)關(guān)時(shí),其基極接至電路里電位最高的地方,通常是電源。柵極的電壓比源極低、超過(guò)其臨界電壓時(shí),PMOS開(kāi)關(guān)會(huì)打開(kāi)。

NMOS開(kāi)關(guān)能容許通過(guò)的電壓上限為(Vgate-Vthn),而PMOS開(kāi)關(guān)則為(Vgate+Vthp),這個(gè)值通常不是信號(hào)原本的電壓振幅,也就是說(shuō)單一MOSFET開(kāi)關(guān)會(huì)有讓信號(hào)振幅變小、信號(hào)失真的缺點(diǎn)。

雙重MOSFET(CMOS)開(kāi)關(guān)

為了改善前述單一MOSFET開(kāi)關(guān)造成信號(hào)失真的缺點(diǎn),于是使用一個(gè)PMOS加上一個(gè)NMOS的CMOS開(kāi)關(guān)成為最普遍的做法。CMOS開(kāi)關(guān)將PMOS與NMOS的源極與漏極分別連接在一起,而基極的接法則和NMOS與PMOS的傳統(tǒng)接法相同。當(dāng)輸入電壓在(VDD-Vthn)和(VSS+Vthp)時(shí),PMOS與NMOS都導(dǎo)通,而輸入小于(VSS+Vthp)時(shí),只有NMOS導(dǎo)通,輸入大于(VDD-Vthn)時(shí)只有PMOS導(dǎo)通。這樣做的好處是在大部分的輸入電壓下,PMOS與NMOS皆同時(shí)導(dǎo)通,如果任一邊的導(dǎo)通電阻上升,則另一邊的導(dǎo)通電阻就會(huì)下降,所以開(kāi)關(guān)的電阻幾乎可以保持定值,減少信號(hào)失真。

Power MOSFET全稱(chēng)功率場(chǎng)效應(yīng)晶體管。它的三個(gè)極分別是源極(S)、漏極(D)和柵極(G)。主要優(yōu)點(diǎn):熱穩(wěn)定性好、安全工作區(qū)大。缺點(diǎn):擊穿電壓低,工作電流小。IGBT全稱(chēng)絕緣柵雙極晶體管,是MOSFET和GTR(功率晶管)相結(jié)合的產(chǎn)物。它的三個(gè)極分別是集電極(C)、發(fā)射極(E)和柵極(G)。特點(diǎn):擊穿電壓可達(dá)1200V,集電極最大飽和電流已超過(guò)1500A。由IGBT作為逆變器件的變頻器的容量達(dá)250kVA以上,工作頻率可達(dá)20kHz。