国内女人喷潮完整视频,免费看三片在线播放,国产人妻互换一区二区水牛影视,最新吃瓜爆料免费观看

是PCI的更高發(fā)展

PCIe比以前的標(biāo)準(zhǔn)有許多改進(jìn),包括更高的最大系統(tǒng)總線吞吐量,更低的I/O引腳數(shù)量和更小的物理尺寸,更好的總線設(shè)備性能縮放,更詳細(xì)的錯誤檢測和報(bào)告機(jī)制(高級錯誤報(bào)告,AER)和本機(jī)熱插拔功能。 PCIe標(biāo)準(zhǔn)的更新版本為I/O虛擬化提供了硬件支持。

PCI Express電接口也用于各種其他標(biāo)準(zhǔn),最值得注意的是作為筆記本電腦擴(kuò)展卡接口的ExpressCard以及作為計(jì)算機(jī)存儲接口的SATA Express。

PCI Express 2.0規(guī)范的主要在數(shù)據(jù)傳輸速度上做出了重大升級,即從以前的2.5GT/s總線頻率翻倍至5GT/s,這也就是說以前PCI Express 2.0 x16接口能夠翻番達(dá)到驚人的8GB/s總線帶寬(1GB/s=8GbPS)。

目前最新的版本為PCI-E 3.0,是生產(chǎn)中可用于主流個人電腦的擴(kuò)展卡的最新標(biāo)準(zhǔn)。也有還未退市的PCI-E(即1.0版)。而在2009年的第二季度發(fā)布的AMD RD890芯片組將率先支持PCI-E 3.0版本。2.0比1.0帶寬提高一倍,而3.0比2.0版帶寬又提升一倍,為5GHz x 4。

2.0升級部分

1、重點(diǎn)是PCI Express總線頻率提升:每條串行線路的數(shù)據(jù)傳輸率從2.5Gbps翻番至5Gbps,帶寬也隨之翻倍。

2、可更好地支持未來高端顯卡,即使功耗達(dá)到225W或者300W也只需PCI Express單獨(dú)供電即可。

3、新增"輸入輸出虛擬化"(IOV)技術(shù),可以讓多臺虛擬機(jī)共享網(wǎng)卡等PCI設(shè)備。

4、PCI-E線纜子規(guī)范可讓PCI設(shè)備通過標(biāo)準(zhǔn)化銅纜線接入計(jì)算機(jī),而且每條線路的速度都能達(dá)到2.5Gbps,適用于為高端服務(wù)器加入多塊網(wǎng)卡作為輸入輸出擴(kuò)展模塊等場合。

5、最后是代號"Geneseo"的長期規(guī)劃。該技術(shù)與Intel、IBM等業(yè)界巨頭合作開發(fā),可讓圖形處理單元、加密處理單元等協(xié)處理器更好地與中央處理器緊密相連。

6、對動態(tài)鏈路速度和鏈路寬度管理、以及活動狀態(tài)電源管理(ASPM)進(jìn)行相關(guān)改進(jìn)。

角色定位

EMC公司最近更新的緩存策略鞏固了固態(tài)PCI Express在服務(wù)器中的地位,并將和其他IT廠商一起為提升企業(yè)數(shù)據(jù)存儲的效率扮演重要的角色。

但是PCI Express flash是否從根本上影響了整個行業(yè)以及是否對典型的數(shù)據(jù)中心具有吸引力仍然值得討論。固態(tài)存儲技術(shù)具有兩面性,IT企業(yè)對新挑戰(zhàn)還是抱有謹(jǐn)慎的態(tài)度。但是沒人會否認(rèn)PCIe不論是在緩存還是在主存里提升的優(yōu)越性能。

PCIe的主要優(yōu)勢在于其減少延遲的能力。PCIe設(shè)備和PCIe總線直接相連,使緩存和數(shù)據(jù)更接近CPU。他們消除了傳統(tǒng)存儲協(xié)議的開銷,并且EMC認(rèn)為在合適的條件下能實(shí)現(xiàn)遠(yuǎn)遠(yuǎn)優(yōu)于從08年開始銷售的串列SCSI和SATA的固態(tài)硬盤SSD的性能。

PCIE規(guī)格

在概念上,PCI Express總線是較舊的PCI/ PCI-X總線的高速串行替換。PCI Express總線與舊PCI之間的主要區(qū)別之一是總線拓?fù)洹?PCI使用共享并行總線架構(gòu),其中PCI主機(jī)和所有設(shè)備共享一組通用的地址,數(shù)據(jù)和控制線。 相比之下,PCI Express基于點(diǎn)到點(diǎn)拓?fù)?單獨(dú)的串行鏈路將每個設(shè)備連接到根系統(tǒng)(主機(jī))。 由于其共享總線拓?fù)?可以對單個方向上的PCI總線進(jìn)行仲裁(在多個主機(jī)的情況下),并且一次限制為一個主機(jī)。 此外,舊的PCI時(shí)鐘方案將總線時(shí)鐘限制在總線上最慢的外設(shè)(不管總線事務(wù)中涉及的設(shè)備如何)。 相比之下,PCI Express總線鏈路支持任何兩個端點(diǎn)之間的全雙工通信,同時(shí)跨多個端點(diǎn)的并發(fā)訪問沒有固有的限制。

在總線協(xié)議方面,PCI Express通信封裝在數(shù)據(jù)包中。打包和解包數(shù)據(jù)和狀態(tài)消息流量的工作由PCI Express端口的事務(wù)層處理,電信號和總線協(xié)議的根本差異需要使用不同的機(jī)械外形尺寸和擴(kuò)展連接器(因此,需要新的主板和新的適配器板); PCI插槽和PCI Express插槽不可互換。在軟件級別,PCI Express保留與PCI的向后兼容性; 傳統(tǒng)的PCI系統(tǒng)軟件可以檢測和配置較新的PCI Express設(shè)備,而無需顯式支持PCI Express標(biāo)準(zhǔn),但是新的PCI Express功能無法訪問。兩個設(shè)備之間的PCI Express鏈路可以由1個到32個通道組成。 在多通道鏈路中,分組數(shù)據(jù)在通道上條帶化,并且峰值數(shù)據(jù)吞吐量與整個鏈路寬度成比例。通道計(jì)數(shù)在設(shè)備初始化期間自動協(xié)商,并且可以被任一端點(diǎn)限制。例如,單通道PCI Express(×1)卡可以插入多通道插槽(×4,×8等),初始化周期自動協(xié)商最高相互支持的通道數(shù)。該鏈接可以動態(tài)地自動配置自己,以便使用較少的通道,在存在不良或不可靠的通道的情況下提供故障容限。PCI Express標(biāo)準(zhǔn)定義了多個寬度的插槽和連接器:×1,×4,×8,×12,×16和×32。這允許PCI Express總線服務(wù)于不需要高吞吐量的成本敏感型應(yīng)用,以及諸如3D圖形,網(wǎng)絡(luò)(萬兆以太網(wǎng)或多端口千兆位以太網(wǎng))和企業(yè)級存儲(SAS或光纖通道)等關(guān)鍵性能的應(yīng)用。

作為參考,使用四路(×4)的PCI-X(133MHz 64位)設(shè)備和PCI Express 1.0設(shè)備具有大致相同的峰值單向傳輸速率為1064MB / s。 在多個設(shè)備同時(shí)傳輸數(shù)據(jù)的情況下,或者與PCI Express外設(shè)的通信是雙向的情況下,PCI Express總線具有比PCI-X總線更好的性能。

互連

PCI Express設(shè)備通過稱為互連或鏈路的邏輯連接進(jìn)行通信。鏈路是兩個PCI Express端口之間的點(diǎn)對點(diǎn)通信通道,允許它們發(fā)送和接收普通PCI請求(配置,I / O或存儲器讀/寫)和中斷(INTx,MSI或MSI-X) 。 在物理層面上,一條鏈路由一條或多條通道組成。低速外設(shè)(例如802.11 Wi-Fi卡)使用單通道(×1)鏈路,而圖形適配器通常使用更寬更快的16通道鏈路。

通道

通道由兩個差分信號對組成,一對用于接收數(shù)據(jù),另一對用于發(fā)送。 因此,每個通道由四條線或信號跡線組成。在概念上,每條通道用作全雙工字節(jié)流,在鏈路端點(diǎn)之間的兩個方向同時(shí)傳輸8位"字節(jié)"格式的數(shù)據(jù)包。物理PCI Express鏈路可能包含1個到32個通道,更精確地包括1,2,4,8,12,16或32個通道。通道計(jì)數(shù)用"×"前綴( 例如"×8"表示八通道卡或插槽),×16是常用的最大尺寸。

串行總線

由于后者的固有限制,包括半雙工操作,超量信號計(jì)數(shù)以及由于定時(shí)偏移引起的固有的較低帶寬,因此,傳統(tǒng)的并行總線選擇了綁定串行總線架構(gòu)。定時(shí)偏移來自在不同長度的導(dǎo)線,潛在不同的印刷電路板(PCB)層和可能不同的信號速度下行進(jìn)的并行接口內(nèi)的分離的電信號。盡管作為單個字同時(shí)傳輸,并行接口上的信號具有不同的行進(jìn)持續(xù)時(shí)間,并在不同時(shí)間到達(dá)其目的地。當(dāng)接口時(shí)鐘周期短于信號到達(dá)之間的最大時(shí)間差時(shí),就不可能恢復(fù)傳輸?shù)淖�。由于并行總線上的定時(shí)偏移量可能達(dá)到幾納秒,因此所產(chǎn)生的帶寬限制在幾百兆赫的范圍內(nèi)。

串行接口不會出現(xiàn)定時(shí)偏移,因?yàn)槊總�通道中每個方向只有一個差分信號,并且由于時(shí)鐘信息嵌入在串行信號本身中,所以沒有外部時(shí)鐘信號。因此,串行信號的典型帶寬限制在幾千兆赫范圍內(nèi)。 PCI Express是串行互連替代并行總線的一般趨勢的一個例子;其他示例包括Serial ATA(SATA),USB,Serial Attached SCSI(SAS),FireWire(IEEE 1394)和RapidIO。在數(shù)字視頻中,常用的例子有DVI,HDMI和DisplayPort。

多通道串行設(shè)計(jì)增加了靈活性,其能夠?yàn)檩^慢的設(shè)備分配較少的通道。

PCIe標(biāo)準(zhǔn)

PCI Express卡適合其物理尺寸或更大的插槽(使用×16作為最大的),但可能不適合更小的PCI Express插槽;例如,×16卡可能不適合×4或×8插槽。一些插槽使用開放式插座來允許物理上更長的卡,并協(xié)商最佳的電子和邏輯連接。

實(shí)際連接到插槽的通道數(shù)量也可能 少于物理槽大小所支持的數(shù)量。一個例子是一個×16插槽可以運(yùn)行×1、×2、×4、×8、×16的卡,當(dāng)運(yùn)行×4卡時(shí)只提供4條通道。其規(guī)格可以讀為"×16(×4模式)",而"×size @×速度"符號("×16 @×4")也是常見的。優(yōu)點(diǎn)是這樣的插槽可以容納更大范圍的PCI Express卡,而不需要主板硬件來支持全傳輸速率。

卡本身設(shè)計(jì)和制造各種尺寸。例如,以PCI Express卡形式出現(xiàn)的固態(tài)驅(qū)動器(SSD)通常使用HHHL(半高,半長)和FHHL(全高,半長)來描述卡的物理尺寸。(右圖中上面四個為PCIe插槽,最下面一個為PCI插槽)

引腳排列

下表列出了PCI Express卡上邊緣連接器每側(cè)的導(dǎo)線。 印刷電路板(PCB)的焊接側(cè)為A側(cè),元件側(cè)為B側(cè)。PRSNT1#和PRSNT2#引腳必須稍短于其他引腳,以確保熱插拔卡完全插入。WAKE#引腳使用全電壓喚醒計(jì)算機(jī),但必須從備用電源拉高以指示卡是可以喚醒。

電源
所有PCI Express卡在+ 3.3V(9.9W)可能消耗高達(dá)3A。它們可能消耗的+12V和總功率取決于卡的類型:

·×1卡在+ 12V(6W)和10W組合時(shí)限制為0.5A。

·×4和更寬的卡在+ 12V(25W)和25W組合時(shí)限制為2.1A。

·在初始化和軟件配置為"大功率設(shè)備"后,一個全尺寸×1卡可能會達(dá)到25 W限制。

·在初始化和軟件配置為"大功率設(shè)備"后,一個全尺寸×16顯卡可以在+ 12V(66 W)和75 W組合后可能會達(dá)到5.5A限制。

可選連接器增加75 W(6引腳)或150 W(8引腳)+12 V電源,然后可以達(dá)到總共300 W(2×75 W + 1×150 W)。一些卡使用兩個8針連接器,但這還沒有標(biāo)準(zhǔn)化,因此這種卡不能攜帶官方的PCI Express標(biāo)志。該配置允許總共375 W(1×75 W + 2×150 W),并且可能會通過PCI-SIG與PCI Express 4.0標(biāo)準(zhǔn)進(jìn)行標(biāo)準(zhǔn)化。 8針PCI Express連接器可能與EPS12V連接器混淆,EPS12V連接器主要用于為SMP和多核系統(tǒng)供電。

PCIExpress迷你卡

基于PCI Express的PCI Express迷你卡(也稱為Mini PCI Express,Mini PCIe,Mini PCI-E,mPCIe和PEM)是Mini PCI外形尺寸的替代品。 它是由PCI-SIG開發(fā)的。 主機(jī)設(shè)備支持PCI Express和USB 2.0連接,每個卡都可以使用任一標(biāo)準(zhǔn)。 大多數(shù)筆記本電腦2005年之后構(gòu)建使用PCI Express進(jìn)行擴(kuò)展卡; 然而,截至2015年,許多供應(yīng)商正在為此目的使用較新的M.2外形尺寸。

由于尺寸不同,PCI Express迷你卡與標(biāo)準(zhǔn)全尺寸PCI Express插槽不兼容; 然而,存在允許它們在全尺寸插槽中使用的被動適配器。

1、物理尺寸

PCI Express迷你卡的尺寸為全迷你卡的30×50.95毫米(寬度×長度)。 有一個52針邊緣連接器,由0.8 mm間距的兩個交錯行組成。 每行有八個觸點(diǎn),一個間隙相當(dāng)于四個觸點(diǎn),然后另外18個觸點(diǎn)。 板的厚度為1.0毫米,不包括部件。 還規(guī)定了"半迷你卡"(有時(shí)簡稱為HMC),其大約一半的物理長度為26.8毫米。

2、電接口

PCI Express迷你卡邊緣連接器提供多種連接和總線:

·PCI Express×1(帶SMBus)

·USB 2.0

·用于診斷計(jì)算機(jī)機(jī)箱上無線網(wǎng)絡(luò)LED(即Wi-Fi)狀態(tài)的電線

·用于GSM和WCDMA應(yīng)用的SIM卡(規(guī)格為UIM信號)。

·另一個PCIe通道的未來擴(kuò)展

·1.5 V和3.3 V電源

3、Mini-SATA(mSATA)變體

盡管共享Mini PCI Express外形,但是mSATA插槽不一定與Mini PCI Express兼容。因此,僅某些筆記本與mSATA驅(qū)動器兼容。大多數(shù)兼容系統(tǒng)都是基于英特爾的Sandy Bridge處理器架構(gòu),使用了Huron River平臺。 2011年3月至4月發(fā)布的聯(lián)想ThinkPad T,W和X系列筆記本電腦在WWAN卡槽中支持mSATA SSD卡。 ThinkPad Edge E220s / E420s以及Lenovo IdeaPad Y460 / Y560也支持mSATA。

一些筆記本電腦(特別是華碩Eee PC,蘋果MacBook Air以及戴爾mini9和mini10)使用PCI Express迷你卡作為固態(tài)硬盤。該變體使用預(yù)留和幾個非保留引腳來實(shí)現(xiàn)SATA和IDE接口直通,只保留USB,地面線,有時(shí)候還有核心PCIe×1總線保持不變。這使得"miniPCIe"閃存和固態(tài)驅(qū)動器出售上網(wǎng)本大部分與真正的PCI Express Mini實(shí)現(xiàn)不兼容。

此外,典型的華碩miniPCIe SSD長71毫米,導(dǎo)致戴爾51毫米的型號經(jīng)常被錯誤地稱為半長。 2009年宣布推出一款真正的51 mm Mini PCIe SSD,具有兩個堆疊的PCB層,可以提供更高的存儲容量。被宣布的設(shè)計(jì)中保留了PCIe接口,使其與標(biāo)準(zhǔn)的mini PCIe插槽兼容。目前還沒有工業(yè)產(chǎn)品開發(fā)。

英特爾擁有眾多臺式機(jī)主板,其PCIe×1迷你卡插槽通常不支持mSATA SSD。在英特爾支持網(wǎng)站上提供了PCIe x1 Mini-Card插槽(通常與SATA端口復(fù)用)本機(jī)支持mSATA的臺式機(jī)主板列表。

4、迷你PCIe v2

新版本的Mini PCI Express,M.2替代了mSATA標(biāo)準(zhǔn)。 通過M.2連接器提供的計(jì)算機(jī)總線接口是PCI Express 3.0(最多四個通道),Serial ATA 3.0和USB 3.0(后兩者的單個邏輯端口)。 這取決于主機(jī)支持和設(shè)備類型的所需級別,由M.2主機(jī)或設(shè)備的制造商決定要支持哪些接口。

5、PCI Express外部布線

PCI Express外部電纜PCI Express外部布線(也稱為外部PCI Express,電纜PCI Express或ePCIe)規(guī)格由PCI-SIG于2007年2月發(fā)布。

標(biāo)準(zhǔn)電纜和連接器已定義為×1,×4,×8和×16鏈路寬度,每個通道的傳輸速率為250 MB / s。 PCI-SIG也期望規(guī)范將演進(jìn)到500 MB / s,如PCI Express 2.0。 最大電纜長度保持不變。 使用電纜PCI Express的一個例子是一個金屬外殼,其中包含許多PCI插槽和PCI-to-ePCIe適配器電路。 如果沒有ePCIe規(guī)范,此設(shè)備將無法實(shí)現(xiàn)。

折疊衍生形式
其他幾種類型的擴(kuò)展卡來自PCIe,這些包括:

·高低卡

·ExpressCard:PC卡的后續(xù)版本(帶×1個PCIe和USB 2.0;可熱插拔)

·PCI Express ExpressModule:為服務(wù)器和工作站定義的熱插拔模塊化形式

·XQD卡:ComPACtFlash協(xié)會的基于PCI Express的閃存卡標(biāo)準(zhǔn)

·XMC:類似于CMC / PMC外形(VITA 42.3)

·AdvancedTCA:對更大應(yīng)用的CompactPCI的補(bǔ)充;支持基于串行的背板拓?fù)?/P>

·AMC:對AdvancedTCA規(guī)范的補(bǔ)充;支持ATCA板上的處理器和I / O模塊(×1,×2,×4或×8 PCIe)。

·FeaturePak:適用于嵌入式和小型應(yīng)用的小型擴(kuò)展卡格式(43×65 mm),可在高密度連接器以及USB,I2C和多達(dá)100個I / O點(diǎn)上實(shí)現(xiàn)兩個1 PCIe連接

·通用IO:Super Micro Computer Inc的一款變體,專門用于低調(diào)機(jī)架式機(jī)箱。它的連接器支架相反,因此它不能裝在普通的PCI Express插座中,但它是引腳兼容的,如果拆下支架,可以插入。

·Thunderbolt:Intel的一個變體,它結(jié)合了DisplayPort和PCIe協(xié)議,與Mini DisplayPort兼容。 Thunderbolt 3.0還結(jié)合了USB 3.1,并使用USB Type-C外形尺寸,而不是Mini DisplayPort。

·串行數(shù)字視頻輸出:一些9xx系列英特爾芯片組允許將集成視頻的另一個輸出添加到PCIe插槽(主要是專用和16通道)。

·M.2(以前稱為NGFF)

·M-PCIe通過M-PHY物理層將PCIe 3.0帶到移動設(shè)備(如平板電腦和智能手機(jī))

·U.2(以前稱為SFF-8639)

在早期開發(fā)中,PCIe最初被稱為HSI(用于高速互連),并在最終確定其PCI-SIG名稱PCI Express之前,將其名稱更改為3GIO(第三代I / O)。 名為阿拉帕霍工作組(AWG)的技術(shù)工作組制定了該標(biāo)準(zhǔn)。 對于初稿,特設(shè)工作組只包括英特爾工程師; 隨后特設(shè)工作組擴(kuò)大到包括行業(yè)伙伴。

PCI Express是一項(xiàng)不斷發(fā)展和完善的技術(shù)。

截至2013年,PCI Express版本4已經(jīng)起草,預(yù)計(jì)在2017年將達(dá)到最終規(guī)格。在2016年P(guān)CI SIG的年度開發(fā)者大會上和英特爾開發(fā)者論壇上,Synopsys展示了一款在PCIe 4.0上運(yùn)行的系統(tǒng),而Mellanox提供了一個合適的網(wǎng)卡。

PCIe1.0a

2003年,PCI-SIG推出了PCIe 1.0a,每通道數(shù)據(jù)速率為250 MB / s,傳輸速率為每秒2.5 gigatransfer(GT / s)。 傳輸速率表示為每秒傳輸量,而不是每秒位數(shù),因?yàn)閭鬏斄堪�括不提供額外吞吐量的開銷位; PCIe 1.x使用8b / 10b編碼方案,導(dǎo)致占用了20% (= 2/10)的原始信道帶寬。

PCIe1.1

2005年,PCI-SIG推出了PCIe 1.1。 此更新的規(guī)范包括澄清和幾項(xiàng)改進(jìn),但與PCI Express 1.0a完全兼容。 數(shù)據(jù)速率沒有變化。

PCIe2.0

PCI-SIG于2007年1月15日宣布推出PCI Express Base 2.0規(guī)范。PCIe 2.0標(biāo)準(zhǔn)將PCIe 1.0至5 GT / s的傳輸速率提高了一倍,每通道吞吐量從250 MB / s上升到500 MB / s。因此,32通道PCIe連接器(×32)可支持高達(dá)16 GB / s的總吞吐量。

PCIe 2.0主板插槽與PCIe v1.x卡完全向后兼容。 PCIe 2.0卡也通常使用PCI Express 1.1的可用帶寬向下兼容PCIe 1.x主板�？傮w來說,為v2.0設(shè)計(jì)的顯卡或主板將與另一個v1.1或v1.0a配合使用。

PCI-SIG還表示,PCIe 2.0具有對點(diǎn)對點(diǎn)數(shù)據(jù)傳輸協(xié)議及其軟件架構(gòu)的改進(jìn)。

英特爾首款支持PCIe 2.0的芯片組是X38,截至2007年10月21日,各種廠商(Abit,Asus,Gigabyte)開始出貨。AMD開始使用其AMD 700芯片組系列支持PCIe 2.0,nVidia從MCP72開始。Intel的所有芯片組,包括Intel P35芯片組,都支持PCIe 1.1或1.0a。

像1.x一樣,PCIe 2.0使用8b / 10b編碼方案,因此每通道提供5 GT / s原始數(shù)據(jù)速率的有效4 Gbit / s最大傳輸速率。

PCIe2.1

PCI Express 2.1(其規(guī)范日期為2009年3月4日)支持計(jì)劃在PCI Express 3.0中全面實(shí)施的大部分管理,支持和故障排除系統(tǒng)。 但是,速度與PCI Express 2.0相同。 不幸的是,插槽功率的增加打破了PCI Express 2.1卡和1.0 / 1.0a的一些較舊的主板之間的向后兼容性,但是大多數(shù)具有PCI Express 1.1連接器的主板都由廠商通過實(shí)用程序提供BIOS更新,以支持向后兼容性 的PCIe 2.1。

PCIe3.0

PCI Express 3.0基本規(guī)范版本3.0在多個延遲之后于2010年11月提供。 2007年8月,PCI-SIG宣布PCI Express 3.0將以每秒8吉比特的速度(GT / s)進(jìn)行比特率,并且將與現(xiàn)有的PCI Express實(shí)現(xiàn)向后兼容。當(dāng)時(shí)還宣布,PCI Express 3.0的最終規(guī)范將延遲到2010年第二季度。PCI Express 3.0規(guī)范的新功能包括增強(qiáng)信令和數(shù)據(jù)完整性的一些優(yōu)化,包括發(fā)射機(jī)和接收機(jī)均衡,PLL改進(jìn),時(shí)鐘數(shù)據(jù)恢復(fù)和當(dāng)前支持的拓?fù)涞耐ǖ涝鰪?qiáng)。

PCI-SIG的分析發(fā)現(xiàn),在PCI-SIG互連帶寬擴(kuò)展的可行性方面進(jìn)行了為期6個月的技術(shù)分析,發(fā)現(xiàn)每秒8個千兆傳輸速率可以在主流硅工藝技術(shù)中制造,并且可以部署在現(xiàn)有的低成本材料和基礎(chǔ)設(shè)施上,同時(shí)保持對PCI Express協(xié)議棧的完全兼容性(可忽略不計(jì)的影響)。

PCI Express 3.0將編碼方案從之前的8b / 10b編碼升級到128b / 130b,將帶寬開銷從PCI Express 2.0的20%降低到大約1.54%(= 2/130)。這通過稱為"加擾"的技術(shù)來實(shí)現(xiàn),該技術(shù)將已知的二進(jìn)制多項(xiàng)式應(yīng)用于反饋拓?fù)渲械臄?shù)據(jù)流。因?yàn)榧訑_多項(xiàng)式是已知的,所以可以通過使用反多項(xiàng)式的反饋拓?fù)溥\(yùn)行數(shù)據(jù)來恢復(fù)數(shù)據(jù)。 PCI Express 3.0的8 GT / s比特率有效地提供每通道985 MB / s,實(shí)際上相對于PCI Express 2.0的通道帶寬翻倍

2010年11月18日,PCI特別興趣小組正式向其成員發(fā)布了完成的PCI Express 3.0規(guī)范,以便根據(jù)新版本的PCI Express構(gòu)建設(shè)備。

PCIe3.1

2013年9月,PCI Express 3.1規(guī)格已經(jīng)宣布在2013年底或2014年初發(fā)布,在三個方面整合了PCI Express 3.0規(guī)范的各種改進(jìn):電源管理,性能和功能它于2014年11月發(fā)布。

PCIe4.0

2011年11月29日,PCI-SIG宣布PCI Express 4.0提供16Gb / s比特率,使PCI Express 3.0提供的帶寬增加一倍,同時(shí)保持軟件支持和二手機(jī)械接口的向后兼容性。 PCI Express 4.0規(guī)格也將帶來OCuLink-2,這是Thunderbolt連接器的替代品。 OCuLink版本2將具有高達(dá)16 GT / s(總共8GB / s×4通道),而Thunderbolt 3連接器的最大帶寬為5GB / s。 另外,還要研究主動和空閑功率優(yōu)化。 最終規(guī)格預(yù)計(jì)將于2017年發(fā)布。

在2016年8月,Synopsys在英特爾開發(fā)者論壇上展示了運(yùn)行PCIe 4.0的測試機(jī)。 他們的知識產(chǎn)權(quán)已經(jīng)授權(quán)給幾家計(jì)劃在2016年底提供其芯片和產(chǎn)品的公司。

PCI-ESD7.0

2018年6月,SD協(xié)會已經(jīng)基本完成了全新一代SD 7.0標(biāo)準(zhǔn)規(guī)范的制定工作,計(jì)劃在2018年6月26-28日上海舉辦的MWC大會上正式公布。

擴(kuò)展和未來方向

一些供應(yīng)商提供PCIe光纖產(chǎn)品,但這些通常僅在特定情況下才能使用,其中透明PCIe橋接優(yōu)于使用更主流的標(biāo)準(zhǔn)(如InfiniBand或以太網(wǎng)),可能需要額外的軟件支持它當(dāng)前的實(shí)現(xiàn)集中于距離而不是原始帶寬,并且通常不實(shí)現(xiàn)全×16鏈路。

Thunderbolt由英特爾和蘋果公司共同開發(fā),作為將DisplayPort端口組合在一起的通用高速接口,最初旨在成為全光纖接口,但由于創(chuàng)建消費(fèi)者友好的光纖互連大多數(shù)早期實(shí)現(xiàn)是混合銅纖維系統(tǒng)。一個顯著的例外,Sony VAIO Z VPC-Z2使用帶有光學(xué)組件的非標(biāo)準(zhǔn)USB端口連接到外置PCIe顯示適配器。蘋果一直是2011年Thunderbolt采用的主要動力,盡管其他幾家供應(yīng)商已經(jīng)宣布推出具有Thunderbolt的新產(chǎn)品和系統(tǒng)。

移動PCIe規(guī)范(縮寫為M-PCIe)允許PCI Express架構(gòu)在MIPI Alliance的M-PHY物理層技術(shù)上運(yùn)行。基于已經(jīng)廣泛采用的M-PHY及其低功耗設(shè)計(jì),移動PCIe允許PCI Express在平板電腦和智能手機(jī)中使用。

OCuLink(代表"光銅鏈路")是"電纜版PCI Express"的擴(kuò)展,作為Thunderbolt接口版本3的競爭對手。將于2015年秋季發(fā)布的OCuLink版本1.0支持通過銅纜布線的PCIe 3.0 x4通道(8 GT / s,3.9 GB / s)光纖版可能會在將來出現(xiàn)。

PCIe鏈路是圍繞稱為通道的串行(1位)點(diǎn)對點(diǎn)連接的專用單向耦合的。 這與早期的PCI連接形成鮮明對比,PCI連接是基于總線的系統(tǒng),其中所有設(shè)備共享相同的雙向32位或64位并行總線。

PCI Express是一種分層協(xié)議,由事務(wù)層,數(shù)據(jù)鏈路層和物理層組成。 數(shù)據(jù)鏈路層被細(xì)分為包括媒體訪問控制(MAC)子層。 物理層被細(xì)分為邏輯和電子子層。 物理邏輯子層包含物理編碼子層(PCS)。 這些術(shù)語借鑒了IEEE 802網(wǎng)絡(luò)協(xié)議模型。

物理層

PCIe物理層(PHY,PCIEPHY,PCI Express PHY或PCIe PHY)規(guī)范分為兩個子層,對應(yīng)于電氣和邏輯規(guī)范。邏輯子層有時(shí)被進(jìn)一步劃分為MAC子層和PCS,盡管該劃分不是PCIe規(guī)范的正式部分。英特爾公布的PCI Express(PIPE)PHY接口(58)定義了MAC / PCS功能分區(qū)以及這兩個子層之間的接口。 PIPE規(guī)范還標(biāo)識了物理介質(zhì)連接(PMA)層,其中包括串行器/解串器(SerDes)和其他模擬電路;然而,由于SerDes實(shí)現(xiàn)在ASIC供應(yīng)商之間差異很大,PIPE沒有指定PCS和PMA之間的接口。

在電平上,每個通道由兩個以2.5,5,8或16 Gbit / s為單位的單向LVDS對組成,具體取決于協(xié)商的能力。發(fā)送和接收是單獨(dú)的差分對,每個通道總共有四條數(shù)據(jù)線。

任何兩個PCIe設(shè)備之間的連接稱為鏈路,并且由一個或多個通道的集合構(gòu)建。所有設(shè)備必須最低限度地支持單通道(×1)鏈路。設(shè)備可以可選地支持由2,4,8,12,16或32個通道組成的更寬的鏈路。這樣可以通過兩種方式實(shí)現(xiàn)非常好的兼容性:

PCIe卡在任何至少與其一樣大的插槽中物理適配(并且正常工作)(例如,x尺寸的卡將在任何大小的插槽中工作);

只要提供較大物理槽所需的地面連接,則物理尺寸較大(例如×16)的槽可以更少的通道連線(例如,×1,×4,×8或×12)尺寸。

在這兩種情況下,PCIe協(xié)商最高相互支持的通道數(shù)。驗(yàn)證了許多顯卡,主板和BIOS版本,以支持同一連接上的×1,×4,×8和×16連接。

盡管這兩者將是信號兼容的,但通常不可能將一個物理上更大的PCIe卡(例如,×16尺寸的卡)放置在較小的插槽中 - 盡管如果PCIe插槽被更改或者使用了提升板,大多數(shù)主板會允許這個。 PCIe連接器的寬度為8.8 mm,高度為11.25 mm,長度可變。連接器的固定部分長度為11.65mm,包含兩行11(總共22個),另一部分的長度根據(jù)通道數(shù)量而變化。引腳以1mm間隔隔開,進(jìn)入連接器的卡的厚度為1.8mm。

傳輸

PCIe通過與數(shù)據(jù)相同的鏈接發(fā)送所有控制消息,包括中斷。串行協(xié)議永遠(yuǎn)不會被阻止,所以延遲仍然與具有專用中斷線的常規(guī)PCI相當(dāng)。

在多通道鏈路上發(fā)送的數(shù)據(jù)被交織,這意味著每個連續(xù)的字節(jié)被連續(xù)通過。 PCIe規(guī)范將這種交織作為數(shù)據(jù)條帶化。在需要大量硬件復(fù)雜性來同步(或去偏移)輸入條帶數(shù)據(jù)的同時(shí),條帶化可以顯著減少鏈路上第n個字節(jié)的延遲。雖然通道沒有緊密同步,但對于2.5 / 5/8 GT / s,通道偏差為20/8/6 ns,因此硬件緩沖區(qū)可以重新對齊條帶數(shù)據(jù)。由于填充要求,條帶化可能不一定會降低鏈路上的小數(shù)據(jù)包的等待時(shí)間。

與其他高數(shù)據(jù)速率串行傳輸協(xié)議一樣,時(shí)鐘嵌入在信號中。在物理層面上,PCI Express 2.0使用8b / 10b編碼方案來確保連續(xù)相同數(shù)字(零或1)的字符串的長度有限。該編碼用于防止接收機(jī)丟失位邊緣的位置。在這種編碼方案中,每個八(未編碼)有效載荷數(shù)據(jù)位被替換為發(fā)送數(shù)據(jù)的10(編碼)比特,導(dǎo)致電帶寬中的20%開銷。為了提高可用帶寬,PCI Express 3.0版代替使用128b / 130b編碼加擾。 128b / 130b編碼依賴于加擾來限制數(shù)據(jù)流中相同數(shù)字串的運(yùn)行長度,并確保接收機(jī)保持同步到發(fā)射機(jī)。它還通過防止發(fā)送的數(shù)據(jù)流中的重復(fù)數(shù)據(jù)模式來降低電磁干擾(EMI)。

數(shù)據(jù)鏈路層

數(shù)據(jù)鏈路層為PCIe Express鏈路執(zhí)行三個重要服務(wù):

對由事務(wù)層生成的事務(wù)層數(shù)據(jù)包(TLP)進(jìn)行排序,

通過確認(rèn)協(xié)議(ACK和NAK信令)確保在兩個端點(diǎn)之間可靠地傳遞TLP,這些確認(rèn)協(xié)議明確要求重播未確認(rèn)/不良TLP,

初始化和管理流量控制信用

在發(fā)送側(cè),數(shù)據(jù)鏈路層為每個輸出TLP生成遞增序列號。它作為每個傳輸?shù)腡LP的唯一標(biāo)識標(biāo)簽,并被插入到出站TLP的頭部。 32位循環(huán)冗余校驗(yàn)碼(在本上下文中稱為鏈路CRC或LCRC)也附加到每個輸出TLP的末尾。

在接收端,接收的TLP的LCRC和序列號都在鏈路層中被驗(yàn)證。如果LCRC檢查失敗(指示數(shù)據(jù)錯誤)或序列號超出范圍(從上一次有效接收到的TLP不連續(xù)),則壞TLP以及在壞TLP之后接收的任何TLP,被認(rèn)為是無效和被丟棄。接收方向無效TLP的序列號發(fā)送一個否定的確認(rèn)消息(NAK),請求重新發(fā)送該序列號的所有TLP。如果接收的TLP通過LCRC檢查并具有正確的序列號,則被視為有效。鏈路接收器增加序列號(跟蹤最后接收的良好TLP),并將有效的TLP轉(zhuǎn)發(fā)到接收者的事務(wù)層。 ACK消息被發(fā)送到遠(yuǎn)程發(fā)射機(jī),指示TLP被成功地接收(并且擴(kuò)展了所有具有過去序列號的TLP)。

如果發(fā)射機(jī)接收到NAK消息,或者在超時(shí)時(shí)間段到期之前沒有接收到確認(rèn)(NAK或ACK),則發(fā)射機(jī)必須重發(fā)所有缺少肯定確認(rèn)(ACK)的TLP。除了設(shè)備或傳輸介質(zhì)的持續(xù)故障之外,鏈路層提供與事務(wù)層的可靠連接,因?yàn)閭鬏攨f(xié)議確保在不可靠介質(zhì)上傳送TLP。

除了發(fā)送和接收由事務(wù)層生成的TLP之外,數(shù)據(jù)鏈路層還生成并消耗DLLP,數(shù)據(jù)鏈路層數(shù)據(jù)包。 ACK和NAK信號通過DLLP進(jìn)行通信,流控信用信息,一些電源管理消息和流控信用信息(代表事務(wù)層)也是如此。

實(shí)際上,鏈路上的未確認(rèn)TLP的數(shù)量受到兩個因素的限制:發(fā)射機(jī)的重播緩沖區(qū)的大小(必須存儲所有發(fā)送的TLP的副本,直到遠(yuǎn)程接收機(jī)確認(rèn)它們),以及流量控制接收機(jī)發(fā)給發(fā)射機(jī)的信用。 PCI Express要求所有接收者發(fā)出最少數(shù)量的信用,以保證一個鏈路允許發(fā)送PCIConfig TLP和消息TLP。

事務(wù)層

PCI Express實(shí)現(xiàn)拆分事務(wù)(具有請求和響應(yīng)時(shí)間間隔的事務(wù)),允許鏈接攜帶其他流量,而目標(biāo)設(shè)備收集響應(yīng)的數(shù)據(jù)。

PCI Express使用基于信用的流量控制。在該方案中,設(shè)備在其事務(wù)層中為每個接收到的緩沖器通告初始信用量。鏈接相對端的設(shè)備在向該設(shè)備發(fā)送交易時(shí),會計(jì)算每個TLP從其帳戶中消耗的信用數(shù)量。發(fā)送設(shè)備只能在這樣做時(shí)才傳輸TLP,使其消費(fèi)的信用計(jì)數(shù)不超過其信用限額。當(dāng)接收設(shè)備從其緩沖區(qū)完成TLP的處理時(shí),它向發(fā)送設(shè)備發(fā)出信用回報(bào)信號,從而將信用額度增加了恢復(fù)的數(shù)量。信用計(jì)數(shù)器是模塊化計(jì)數(shù)器,消費(fèi)信用與信用限額的比較需要模數(shù)運(yùn)算。這種方案的優(yōu)點(diǎn)(與其他方法,如等待狀態(tài)或基于握手的傳輸協(xié)議相比)是信用回報(bào)的延遲不會影響性能,前提是不會遇到信用額度。如果每個設(shè)備設(shè)計(jì)有足夠的緩沖區(qū)大小,則通常滿足這一假設(shè)。

經(jīng)常引用PCIe 1.x,以支持每個方向每個通道250 MB / s的數(shù)據(jù)速率。這個數(shù)字是從物理信令速率(2.5千兆位)除以編碼開銷(每個字節(jié)10位)的計(jì)算。這意味著十六行(×16)PCIe卡理論上能夠達(dá)到16×250 MB / s =每個方向4 GB / s。雖然這在數(shù)據(jù)字節(jié)方面是正確的,但更有意義的計(jì)算是基于可用的數(shù)據(jù)有效載荷速率,這取決于流量的簡檔,這是高級(軟件)應(yīng)用程序和中間協(xié)議級別的函數(shù)。

像其他高數(shù)據(jù)速率串行互連系統(tǒng)一樣,由于附加的傳輸魯棒性(CRC和確認(rèn)),PCIe具有協(xié)議和處理開銷。長時(shí)間連續(xù)的單向傳輸(例如高性能存儲控制器中的那些)可以接近PCIe的原始(通道)數(shù)據(jù)速率的95%。這些轉(zhuǎn)移也可以從增加通道數(shù)量(×2,×4等)中獲得最大收益。但是在更典型的應(yīng)用(如USB或以太網(wǎng)控制器)中,流量簡檔的特征是具有頻繁強(qiáng)制確認(rèn)的短數(shù)據(jù)包。由于分組解析和強(qiáng)制中斷(在設(shè)備的主機(jī)接口或PC的CPU)中的開銷,這種流量會降低鏈路的效率。作為連接到相同印刷電路板的設(shè)備的協(xié)議,它不需要與用于長距離通信的協(xié)議的傳輸錯誤相同的容限,因此這種效率的損失對于PCIe不是特別的。

PCI Express在消費(fèi)者,服務(wù)器和工業(yè)應(yīng)用中運(yùn)行,作為主板級互連(連接主板外圍設(shè)備),無源背板互連以及作為附加板的擴(kuò)展卡接口。

在幾乎所有現(xiàn)代(截至2012年)PC(從消費(fèi)者筆記本電腦和臺式機(jī)到企業(yè)數(shù)據(jù)服務(wù)器)中,PCIe總線作為主要的主板級互連,將主機(jī)系統(tǒng)處理器與集成外設(shè)(表面貼裝IC)連接起來,和附加外設(shè)(擴(kuò)展卡)。在大多數(shù)這些系統(tǒng)中,PCIe總線與一個或多個傳統(tǒng)PCI總線共存,以便與大量傳統(tǒng)PCI外設(shè)的向后兼容。

截至2013年,PCI Express已將AGP替換為新系統(tǒng)上顯卡的默認(rèn)界面。 AMD(ATI)和Nvidia自2010年以來發(fā)布的幾乎所有型號的顯卡都使用PCI Express。 Nvidia使用PCIe的高帶寬數(shù)據(jù)傳輸作為其可擴(kuò)展鏈路接口(SLI)技術(shù),它允許同一芯片組和型號的多個顯卡串聯(lián)運(yùn)行,從而提高性能。 AMD還開發(fā)了基于PCIe的多GPU系統(tǒng),稱為CrossFire。 AMD和Nvidia發(fā)布了支持多達(dá)四個PCIe×16插槽的主板芯片組,允許三GPU和四GPU卡配置。

外部GPU

理論上,通過將筆記本電腦與任何PCIe桌面顯卡(封裝在自己的外部外殼中,具有強(qiáng)大的電源和散熱)連接,外部PCIe可以為筆記本電腦提供桌面的圖形功能;可能使用ExpressCard接口或Thunderbolt接口。 ExpressCard接口提供5 Gbit / s(0.5 GB / s吞吐量)的比特率,而Thunderbolt接口提供高達(dá)40 Gbit / s(5 GB / s吞吐量)的比特率。

2010年推出的外部卡集線器可以通過PCI ExpressCard插槽連接到筆記本電腦或臺式機(jī)。這些集線器可以接受全尺寸顯卡。示例包括MSI GUS, Village Instrument的ViDock,華碩XG站,Bplus PE4

Asus Nvidia GeForce GTX 650 Ti
Asus Nvidia GeForce GTX 650 Ti

H V3.2適配器以及更多即興DIY設(shè)備。然而,這樣的解決方案受到筆記本電腦上可用的PCIe插槽的大小(通常只有x1)和版本的限制。

2008年,AMD宣布推出ATI XGP技術(shù),該技術(shù)基于與PCIe×8信號傳輸兼容的專有布線系統(tǒng)。富士通Amilo和Acer Ferrari One筆記本電腦提供此連接器。富士通此后推出了針對XGP的AMILO GraphicBooster外殼。2010年左右,宏碁推出了XGP的Dynavivid圖形碼頭英特爾霹靂接口給了新的和更快速的產(chǎn)品與外部與PCIe卡連接的機(jī)會。 Magma發(fā)布了ExpressBox 3T,可容納三個PCIe卡(兩個在×8,一個在×4)。MSI還發(fā)布了專門用于顯卡的PCIe底盤Thunderbolt GUS II。其他產(chǎn)品,如Sonnet的Echo Express和mLogi的mLink是Thunderbolt PCIe機(jī)箱,尺寸較小然而,所有這些產(chǎn)品都需要具有Thunderbolt端口(即Thunderbolt設(shè)備)的計(jì)算機(jī),例如,蘋果Macbook Pro在2013年秋季發(fā)布。

對于專業(yè)市場,Nvidia開發(fā)了可用于高級圖形應(yīng)用的Quadro Plex外部PCIe系列GPU。這些視頻卡需要一個PCI Express×8或×16插槽,用于通過支持8個PCIe通道的VHDCI連接到Plex的主機(jī)側(cè)卡。

存儲設(shè)備

[mod_image_An_Intel_82574L_Gigabit_Ethernet_NIC_t018798fab6739da48c.jpg_1]PCI Express協(xié)議可用作閃存設(shè)備的數(shù)據(jù)接口,如存儲卡和固態(tài)硬盤(SSD)。

XQD卡是使用由CompactFlash協(xié)會開發(fā)的PCI Express的存儲卡格式,傳輸速率高達(dá)500 MB / s

許多高性能企業(yè)級SSD被設(shè)計(jì)為具有直接放置在電路板上的閃存芯片的PCI Express RAID控制器卡,利用專有接口和定制驅(qū)動程序與操作系統(tǒng)進(jìn)行通信;與串行ATA或SAS驅(qū)動器相比,這允許高得多的傳輸速率(超過1 GB / s)和IOPS(每秒超過一百萬個I / O操作)例如,2011年,OCZ和Marvell共同開發(fā)了一款用于PCI Express 3.0×16插槽的本地PCI Express固態(tài)驅(qū)動器控制器,最大容量為12 TB,性能達(dá)到7.2 GB / s,連續(xù)傳輸和高達(dá)252萬隨機(jī)轉(zhuǎn)移中的IOPS。

SATA Express是連接SSD的接口,通過為連接的存儲設(shè)備提供多個PCI Express通道作為純PCI Express連接。M.2是內(nèi)部安裝的計(jì)算機(jī)擴(kuò)展卡和相關(guān)連接器的規(guī)范,也使用多個PCI Express通道。

PCI Express存儲設(shè)備可實(shí)現(xiàn)AHCI邏輯接口以實(shí)現(xiàn)向后兼容,還可實(shí)現(xiàn)NVM Express邏輯接口,通過利用此類設(shè)備提供的內(nèi)部并行性提供更快的I / O操作。企業(yè)級SSD也可以通過PCI Express實(shí)現(xiàn)SCSI。

群集互連

某些數(shù)據(jù)中心應(yīng)用(如大型計(jì)算機(jī)集群)由于銅線纜固有的距離限制,需要使用光纖互連。 通常,諸如以太網(wǎng)或光纖通道的面向網(wǎng)絡(luò)的標(biāo)準(zhǔn)對于這些應(yīng)用來說足夠,但是在某些情況下,由可路由協(xié)議[mod_image_SATA_6_Gbit-s_controller,_in_form_of_a_PCI_Express_card_t014eb286d7ee4c2fdf.jpg_1]引入的開銷是不期望的,并且需要諸如InfiniBand,RapidIO或NUMAlink之類的較低級別的互連。 本地總線標(biāo)準(zhǔn)(如PCIe和HyperTransport)原則上可以用于此目的,但截至2015年,解決方案只能從海豚供應(yīng)商(如海豚ICS)獲得。

常見的顯卡都是PCI-E 2.0標(biāo)準(zhǔn)的,制定于2007年,速率5GT/s,x16通道帶寬可達(dá)8GB/s。按照原先的路線圖,PCI-E 3.0標(biāo)準(zhǔn)將在2010年進(jìn)入市場,不過實(shí)際上卻是2010年才完成PCI-E 3.0標(biāo)準(zhǔn)的最終方案,而直到一年后HD 7970發(fā)布才真正有顯卡支持PCI-E 3.0。

PCI-E 3.0:帶寬更高、延遲更低

與PCI-E 2.0相比,PCI-E 3.0的目標(biāo)是帶寬繼續(xù)翻倍達(dá)到10GB/s,要實(shí)現(xiàn)這個目標(biāo)就要提高速度,PCI-E 3.0的信號頻率從2.0的5GT/s提高到8GT/s,編碼方案也從原來的8b/10b變?yōu)楦�高效�?28b/130b,其他規(guī)格基本不變,每周期依然傳輸2位數(shù)據(jù),支持多通道并行傳輸。

除了帶寬翻倍帶來的數(shù)據(jù)吞吐量大幅提高之外,PCI-E 3.0的信號速度更快,相應(yīng)地?cái)?shù)據(jù)傳輸?shù)难舆t也會更低。此外,針對軟件模型、功耗管理等方面也有具體優(yōu)化。簡而言之,PCI-E 3.0就跟高速路一樣,車輛跑得更快,發(fā)車間隔更低,座位更舒適。

PCI-E3.0要求

·支持多個細(xì)分市場和新興應(yīng)用:

統(tǒng)一桌面,移動,工作站,服務(wù)器,通信平臺和嵌入式設(shè)備的I / O架構(gòu);

·提供低成本,大批量解決方案的能力:

成本在系統(tǒng)級以下PCI成本結(jié)構(gòu)或以下

·支持多平臺互聯(lián)使用:

芯片到芯片,板對板連接器或電纜

·新的機(jī)械外形:

移動式,類似PCI的外形尺寸和模塊化,車架尺寸

·PCI兼容軟件模型:

能夠枚舉和配置PCI Express硬件,無需修改即可使用PCI系統(tǒng)配置軟件實(shí)現(xiàn),;

無需修改即可啟動現(xiàn)有操作系統(tǒng)

無需修改即可支持現(xiàn)有I / O設(shè)備驅(qū)動程序,

能夠配置/ 通過PCI實(shí)現(xiàn)新的PCI Express功能

·性能:

·低開銷,低延遲通信,最大限度地提高應(yīng)用有效載荷帶寬和鏈路效率;

·每個引腳的高帶寬,最大限度地減少每個設(shè)備的引腳數(shù)和連接器接口;

·通過聚合通道和信號頻率可擴(kuò)展的性能

高級功能:

了解不同的數(shù)據(jù)類型和排序規(guī)則,電源管理和預(yù)算,

識別給定功能的電源管理功能

·將功能轉(zhuǎn)換為特定電源狀態(tài)

·接收功能當(dāng)前電源狀態(tài)通知

·產(chǎn)生從主電源關(guān)閉狀態(tài)喚醒的請求,

·將設(shè)備上電順序的能力設(shè)置為允許在功率預(yù)算中實(shí)現(xiàn)平穩(wěn)的平臺策略

支持差異化服務(wù)的能力,即不同的服務(wù)質(zhì)量

能夠?yàn)榉��?wù)質(zhì)量的數(shù)據(jù)流量提供專用的鏈路資源,以提高面向線路阻塞的結(jié)構(gòu)效率和有效的應(yīng)用級性能

在每個組件中配置服務(wù)質(zhì)量仲裁策略

能夠標(biāo)記每個數(shù)據(jù)包的端到端服務(wù)質(zhì)量

創(chuàng)建端到端等時(shí)(基于時(shí)間,注入速率控制)解決方案

·熱插拔和熱插拔支持

支持現(xiàn)有PCI熱插拔和熱插拔解決方案

支持本地?zé)岵灏魏蜔岵灏谓鉀Q方案(無需邊框信號)

支持所有形式因素的統(tǒng)一軟件模型

·數(shù)據(jù)完整性:

·支持所有類型的事務(wù)和數(shù)據(jù)鏈路數(shù)據(jù)包的鏈路級數(shù)據(jù)完整性

·支持高可用性解決方案的端到端數(shù)據(jù)完整性

·故障處理:

·能夠支持高級錯誤報(bào)告和處理,以改進(jìn)故障隔離和恢復(fù)解決方案

·工藝技術(shù)獨(dú)立性:

·在發(fā)射機(jī)和接收機(jī)上支持不同直流共模電壓

·易于測試:

·通過簡單連接測試設(shè)備測試符合性

PCIExpress鏈路

一個鏈路表示兩個組

件之間的雙單工通信通道�；�本的PCI Express鏈路由兩個低電壓,差分驅(qū)動信號對組成:發(fā)送對和接收對,如圖所示

基本鏈接:PCI Express鏈路由雙向單向差分鏈路組成,實(shí)現(xiàn)為發(fā)送對和接收對。使用編碼方案嵌入數(shù)據(jù)時(shí)鐘以實(shí)現(xiàn)非常高的數(shù)據(jù)速率

信令速率:一旦初始化,每個鏈路只能在支持的信令級別之一運(yùn)行。對于第一代PCI Express技術(shù),只有一個信令速率被定義,提供有效的每秒每通道每個方向2.5吉比特的原始帶寬。第二代提供有效的每秒每通道每個方向8.0吉比特的原始帶寬。隨著未來的技術(shù)進(jìn)步,數(shù)據(jù)速率預(yù)計(jì)將增加。

通道:鏈路必須支持至少一個通道,每個通道表示一組差分信號對(一對用于傳輸,一對用于接收)。為了縮放帶寬,鏈路可以聚合由xN表示的多個通道,其中N可以是任何 的支持鏈路寬度。以2.5GT / s數(shù)據(jù)速率運(yùn)行的x8鏈路表示每個方向的原始帶寬為20千兆位的聚合帶寬

初始化:在硬件啟動期間,每個PCI Express鏈路都是在鏈路兩端的兩個代理商的通道寬度和操作頻率協(xié)商后設(shè)置的。沒有固件或操作系統(tǒng)軟件

對稱性:每個鏈路必須支持對稱數(shù),如果在每個方向上的通道,即x16鏈路指示在每個方向上存在16個差異信號對

折疊PCIExpressFabric拓?fù)?BR> 結(jié)構(gòu)是由連接一組組件的點(diǎn)對點(diǎn)鏈路組成,一個示例性結(jié)構(gòu)拓?fù)淙鐖D1-2所示。這個圖說明了一個層次結(jié)構(gòu)的單個結(jié)構(gòu)實(shí)例,由一個根復(fù)合體組成,多個端點(diǎn)(I / O設(shè)備),交換機(jī)和PCI Express標(biāo)準(zhǔn)的 PCI / PCI-X橋接器,均通過PCI Express鏈路互連。

PCI Express 3.0是企業(yè)計(jì)算的記憶,微處理器,網(wǎng)絡(luò)和存儲之間的通信的主要標(biāo)準(zhǔn),但它正面臨新的競爭,因?yàn)槠浼磳⒌絹淼闹卮蟾�新是一些最重要的觀察者所壓倒的。

控制規(guī)范的PCI-SIG官員在五年前就談到了他們的第四代計(jì)劃,并表示版本4.0將于2015年到期�，F(xiàn)在,新的延遲,加上大數(shù)據(jù),互聯(lián)網(wǎng)的最新趨勢物聯(lián)網(wǎng)和移動計(jì)算領(lǐng)域正在推動數(shù)個頂尖IT廠商采用新的數(shù)據(jù)瓶頸方法。

據(jù)了解,PCIe 4.0將以每秒16千兆位傳輸?shù)乃俣纫苿訑?shù)據(jù),這是當(dāng)前版本的兩倍。 PCI-SIG主管的工程師,IBM的Al Yanes解釋說,這可以通過使用更短時(shí)間發(fā)送大量數(shù)據(jù)的突發(fā)方法來實(shí)現(xiàn)當(dāng)前電壓水平的一半或四分之一。

Yanes去年宣布,PCIe 4.0將在今年年初推出�，F(xiàn)在,由于測試問題,"我認(rèn)為在循環(huán)推出之前的第三季度會更多,"他說。他補(bǔ)充說,直到最近還沒有太多的需求。

PCIe 4.0,具有16GT / s的數(shù)據(jù)速率和新的連接器將在2017年完成。

PCI Express總線已經(jīng)發(fā)展十多年了。到目前為止,技術(shù)的初始數(shù)據(jù)速率已翻了三倍,但下一步是花費(fèi)更長的時(shí)間。 PCI SIG聲稱,第四代PCI Express規(guī)范將于2017年完成,并將在這十年中實(shí)現(xiàn)。新技術(shù)將使用新的連接器,并將是PCI Express的最后一個銅版本。

PCI SIG [特殊興趣小組]自2011年年底以來一直在開發(fā)PCI Express 4.0。新車的目標(biāo)數(shù)據(jù)速率為每通道16GT / s [每秒千兆轉(zhuǎn)發(fā)],組織一直設(shè)定這個目標(biāo),即使許多沒有相信使用寬泛的銅線互連總線是可行的。該標(biāo)準(zhǔn)尚未定稿,因?yàn)閰⑴c者必須同意許多參數(shù),包括互連屬性,結(jié)構(gòu)管理以及設(shè)計(jì)和構(gòu)建符合PCI Express 4.0規(guī)范的系統(tǒng)和外設(shè)所需的編程接口。

例如,到目前為止,PCI SIG尚未就沒有重新定時(shí)器的PCIe 4.0軌跡的最大長度達(dá)成一致。許多應(yīng)用,如服務(wù)器和通信設(shè)備,需要更長的互連。

PCI SIG總裁Al Yanes在接受EE Times采訪時(shí)表示:"我們正在獲得16GT / s,幾年前沒有人想到可能。" "基地距離仍在驗(yàn)證中,但通常為7英寸左右。 15英寸左右的兩個連接器的更長的通道將具有重新定時(shí)器,但第3代已經(jīng)使用了重新定時(shí)器 - 現(xiàn)在我們需要將它們用于較短的通道。

基于高帶寬串行架構(gòu)的其他通信標(biāo)準(zhǔn)包括InfiniBand,RapidIO,HyperTransport,Intel QuickPath Interconnect和移動行業(yè)處理器接口(MIPI)。差異基于靈活性和可擴(kuò)展性與延遲和開銷之間的權(quán)衡。例如,將復(fù)雜的報(bào)頭信息添加到傳輸?shù)姆纸M允許復(fù)雜路由(PCI Express能夠通過可選的端到端TLP前綴功能)。額外的開銷降低了接口的有效帶寬,并使總線發(fā)現(xiàn)和初始化軟件復(fù)雜化。此外,使系統(tǒng)可熱插拔要求軟件跟蹤網(wǎng)絡(luò)拓?fù)渥兓��?InfiniBand是一種這樣的技術(shù)。

另一個例子是使數(shù)據(jù)包更短以減少延遲(如果總線必須作為存儲器接口運(yùn)行,則需要這樣做)。較小的數(shù)據(jù)包意味著數(shù)據(jù)包頭消耗的數(shù)據(jù)包的百分比較高,從而降低了有效帶寬。為此目的設(shè)計(jì)的總線協(xié)議的例子是RapidIO和HyperTransport。

PCI Express位于中間的某個地方,以設(shè)計(jì)為目標(biāo),作為系統(tǒng)互連(本地總線),而不是設(shè)備互連或路由網(wǎng)絡(luò)協(xié)議。此外,其軟件透明度的設(shè)計(jì)目標(biāo)限制了協(xié)議并稍微提高了其延遲。

PCIe 4.0實(shí)現(xiàn)的延遲導(dǎo)致了Gen-Z聯(lián)盟,CCIX的努力和一個開放的Coherent Accelerator處理器接口(CAPI),全部在2016年底之前被公布。